

ВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ

Сборник трудов
1962 г. Института математики СО АН СССР Выпуск 3

О ВОЗМОЖНОСТИ ПОСТРОЕНИЯ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ
В УСЛОВИЯХ ЗАПАЗДЫВАНИЯ СИГНАЛОВ

Э.В. Евреинов

П р е д и с л о в и е

В предыдущей работе [1] была показана принципиальная возможность достижения высокой производительности вычислений с помощью вычислительной системы (ВС), состоящей из большого числа однородных элементарных машин (ЭМ), каждая из которых представляет собой универсальную электронную вычислительную машину (ЭВМ). При этом предполагалось, что время передачи сигнала между любыми ЭМ на много меньше времени выполнения операции ЭМ. Эта предпосылка определяла предельные размеры ВС и, следовательно, требования к уровню микроминиатюризации.

Представляет интерес рассмотреть ВС,ирующую в условиях значительных запаздываний сигналов в каналах связи, и возможные пути снижения влияния этого запаздывания на производительность ВС.

§ I. Влияние запаздывания сигналов на производительность ЭВМ

Время выполнения операции в ЭВМ можно представить в виде функции:

$$T_{oper} = f(\tau_1, \tau_2, \dots, \tau_n; t_{1,2}, t_{2,3}, \dots, t_{n-1,n}), \quad (1)$$

где τ_i - время перехода (переключения) i -го элемента ЭВМ из одного состояния в другое;
 $t_{i,i+1}$ - время распространения сигнала на участке между i и $i+1$ элементами наибольшей цепочки, работающей в данной операции;
 n - число элементов в цепочке.

Тогда среднее время выполнения операции составит:

$$T_{cp} = m\bar{\tau} + n\bar{t}_c, \quad (2)$$

где m - среднее число последовательных тактов, затрачиваемых на выполнение операции;
 $\bar{\tau}$ - среднее время перехода элементов из одного состояния в другое;
 \bar{t}_c - среднее время распространения сигнала на участке между двумя элементами цепочки.

Среднее время распространения сигнала \bar{t}_c можно определить по формуле:

$$\bar{t}_c = \frac{\ell}{v}, \quad (3)$$

где v - скорость распространения сигнала;
 ℓ - средняя длина пути распространения сигнала между двумя соседними элементами в цепочке.

Значение величин m и n зависит как от алгоритма выполнения операций, так и от физических особенностей используемых элементов и соединений между ними. Практически $m, n = 10 \div 100$.

Теоретически время переключения элемента τ (и, следовательно, $\bar{\tau}$) может быть уменьшено до достаточно малой величины. Единственное ограничение, которое налагается на τ , следует из принципа неопределенности Гейзенberга:

$$\Delta E \cdot \Delta t \geq h. \quad (4)$$

Практически достигнутое минимальное время переключения элементов в настоящее время составляет $\tau \geq 10^{-9}$ сек. Величина \bar{t}_c теоретически также может быть достаточно малой при соответствующем уменьшении ℓ .

Ограничение, которое налагается на величину \bar{t}_c , обусловлено конечной величиной скорости распространения сигнала:

$$c \geq v, \quad (5)$$

где c - скорость света.

На практике величина \bar{t}_c не может быть сделана достаточно малой либо из-за существующего уровня технологии микроминиатюризации (в случае ВС или ЭВМ), либо из-за условий работы, когда требуется, чтобы ЭВМ были расположены на значительных расстояниях друг от друга (в случае вычислительной сети).

В работе [1] рассматривался случай, когда время распространения сигнала было значительно меньше времени выполнения операции в ЭМ. Или, иначе говоря, выполнялось соотношение:

$$m\bar{\tau} \gg n\bar{t}_c. \quad (6)$$

В этом случае увеличение производительности ВС достигается благодаря тому, что уменьшение рабочей частоты (увеличение $\bar{\tau}$) позволяет увеличивать предельные размеры системы без нарушения соотношения (6). Снижение частоты системы на один порядок позволяет увеличивать предельное число элементов в системе на три порядка и тем самым увеличивает производительность примерно на два порядка.

Этот путь, хотя он и позволяет получать требуемую производительность, налагает, однако, определенные ограничения на классы алгоритмов задач, решаемых на ВС, и приводит к существенному усложнению конструкции ВС (увеличению числа элементов). Поэтому представляется важным рассмотреть вопрос о возможности построения вычислительных систем в условиях, когда соотношение (6) не выполняется. На практике этот случай возникает довольно часто. При организации сети вычислительных машин или ВС из универсальных вычислительных машин, расположенных на значительных расстояниях друг от друга, можно пренебречь запаздыванием сигналов внутри машин, тогда среднее время выполнения операции T_{cp} отдельной ЭВМ составит

$$T_{cp} \approx m\bar{\tau}. \quad (7)$$

При этом производительность сети или ВС будет определяться суммой времени выполнения операции T_{cp} и среднего времени распространения сигналов между машинами \bar{t}_{mc} . При достаточно больших расстояниях между ЭВМ \bar{t}_{mc} либо сравнимо с T_{cp} , либо значительно больше T_{cp} , т.е. неравенство (6) не удовлетворяется (рис. I, 2).




Рис. 1. Схема сети и ВС в условиях залаздывания сигналов между машинами:

а - вычислительная сеть; б - вычислительная система; ○ - универсальная вычислительная машина; $t_{mc}(ij)$ - время распространения сигнала между машинами ij .

$\bar{r}(M)$	t_{mc} (сек)	T_{cp} (сек)
10^6	$3 \cdot 10^{-3}$	10^{-3}
10^5	$3 \cdot 10^{-4}$	10^{-4}
10^4	$3 \cdot 10^{-5}$	10^{-5}
10^3	$3 \cdot 10^{-6}$	10^{-6}
10^2	$3 \cdot 10^{-7}$	10^{-7}
10^1	$3 \cdot 10^{-8}$	10^{-8}
10^0	$3 \cdot 10^{-9}$	10^{-9}

Рис. 2. Таблица зависимости между \bar{r} (среднее расстояние между машинами) и t_{mc} (время распространения сигнала между машинами); T_{cp} - среднее время выполнения операций в машине (дано для сравнения).




Рис. 3. Блок-схема машины с учётом времени распространения сигналов.

а - блок-схема машины без учёта t_c внутри устройств;
 б - блок-схема машины с учётом t_c внутри устройств;
 АУ, У ввода, У вывода, УУ, УП - устройства машины;
 t_{yc} - среднее время распространения сигнала между устройствами;
 t_c - среднее время распространения сигнала между элементами;
 □ - элемент ЭВМ.

Соотношение (6) не выполняется также при построении сверхбыстрых вычислительных машин из элементов с достаточно малым \bar{t}_c , но со сравнительно большим \bar{t}_{yc} , обусловленным существующим уровнем техники микроминиатюризации. При этом можно различать два случая.

В первом случае значение \bar{t}_c внутри отдельных устройств (субблоки устройств памяти (УП), арифметическое устройство (АУ) устройство управления (УУ) и т.д.) пренебрежимо мало по сравнению со временем распространения сигналов между устройствами \bar{t}_{yc} (рис.3,а). Во втором случае значение \bar{t}_c внутри отдельных устройств сравнимо с \bar{t}_{yc} (рис.3,б).

Для анализа влияния запаздывания на производительность ВС, вычислительной сети или ЭВМ достаточно ограничиться рассмотрением схем двух типов А и В.

Схема типа А состоит из универсальной вычислительной машины, внешней памяти (ВП) и каналов связи для обмена информацией. В схеме типа А предполагается, что время распространения сигналов \bar{t}_c внутри универсальной машины и внешней памяти пренебрежимо мало по сравнению с \bar{t}_{yc} - средним временем распространения сигнала в каналах связи (рис.4,а).

Схема типа В аналогична схеме типа А, только в ней \bar{t}_c сравнимо с \bar{t}_{yc} (рис.4,б).

Схема типа А является более общей, чем схема типа В. Поэтому в данной работе будет уделено внимание анализу влияния запаздывания сигналов на производительность ЭВМ. Что же касается анализа работ по схеме типа В, то мы ограничимся высказыванием отдельных соображений.

Предположим, что в схеме типа А универсальная вычислительная машина является одноадресной. Для дальнейшего рассмотрения существенно различать два вида операций. Под операцией вида I будем понимать любую операцию вычислительной машины, которая связана с передачей результата во внешнюю память. Под операцией вида 2 будем понимать любую операцию машины, которая производится над числом, вызываемым из внешней памяти.

Из временных диаграмм работы схемы типа А, приведенных на рис.5, видно, что \bar{t}_{yc} органически входит в общее время выполнения операций.

Общее время выполнения операции есть сумма времени выполнения собственно операции T_{cp} и времени распространения сигнала \bar{t}_{yc} . Это время не может быть уменьшено для одной данной операции, если не прибегать к уменьшению \bar{t}_{yc} .




Рис. 4. Блок-схема вычислений с учётом запаздывания сигналов:

а - схема типа А; б - схема типа В; ВМ - вычислительная машина; ВП - внешняя память; t_{yc} - время распространения сигналов между устройствами; t_c - время распространения сигналов между элементами.




Рис. 5. Временная диаграмма выполнения операций по схеме типа А:

а - временная диаграмма операции вида I; б - временная диаграмма операции вида 2; t_k - время выбора команды из памяти машины; t_o - время выполнения операции в арифметическом устройстве; t_bp - время выбора числа из внешней памяти; t_{yc} - время распространения сигнала между устройствами.

Время выполнения операции вида I составит:

$$T_{\text{опер}} = t_k + t_o + \bar{t}_{yc} + t_{\text{вп}} = T_{cp} + \bar{t}_{yc}, \quad (7)$$

где t_k — время выполнения команды;

t_o — время выполнения операции в арифметическом устройстве;

$t_{\text{вп}}$ — время выборки числа из внешней памяти по данному адресу.

Время выполнения операции вида 2 составит

$$T_{2\text{опер}} = t_k + \bar{t}_{yc} + t_{\text{вп}} + \bar{t}_{yc} + t_o = T_{cp} + 2\bar{t}_{yc}. \quad (8)$$

Из сравнения формул (7) и (8) видно, что влияние времени распространения сигнала на общее время оказывается больше при выполнении операций вида 2. В дальнейшем для простоты рассуждений будем предполагать, что в схеме типа А выполняются только операции вида 2.

Тогда при выполнении последовательности из N операций K_1, K_2, \dots, K_N общее время выполнения операций составит

$$T_N = T_{2\text{опер}} \cdot N = \sqrt{T_{cp} + 2N\bar{t}_{yc}}. \quad (9)$$

Из формулы (9) видно, что при выполнении операций последовательно одна за другой (по окончании i -й операции следует $i+1$ -я операция) затраты времени на распространение сигналов растут линейно с ростом N .

Таким образом, при значениях \bar{t}_{yc} , сравнимых с T_{cp} или больших T_{cp} , производительность в С, вычислительной сети или ЭВМ значительно снижается.

§ 2. Конвейерная схема обработки информации как путь снижения влияния запаздывания сигналов в ЭВМ

Регулируем процесс вычислений в схеме типа А таким образом, чтобы информация передавалась по каналам связи непрерывным потоком кодов. В этом случае из памяти машины (УП) в устройство управления (УУ) поступает последовательность команд,

которая преобразуется там в последовательность адресов. Последовательность адресов по каналу связи поступает во внешнюю память, там преобразуется в последовательность чисел и по каналу связи направляется в арифметическое устройство, где обрабатывается соответствующей последовательностью операций. Частота следования кодов в каналах связи будет определяться наиболее медленно работающим устройством в схеме. Такую схему обработки информации будем называть в дальнейшем конвейерной.

Для конвейерной схемы характерно, что в процессе обработки в каналах связи будет находиться большое количество кодов.

Определим общее время, которое необходимо для выполнения последовательности K_1, \dots, K_N операций при конвейерной схеме. Любую операцию K_i будем считать независимой в том смысле, что при ее выполнении не используются результаты предыдущих K_1, K_2, \dots, K_{i-1} операций.

При совмещении времени выполнения операций будем учитывать следующие ограничения:

1) В промежутке времени t_k допускается выбор и выполнение только одной команды.

2) За период t_o допускается выполнение только одной операции.

3) За период $t_{\text{вп}}$ допускается выбор только одного кода.

4) В промежутке времени $1/\rho$ допускается передача по каналу связи только одного кода (ρ — пропускная способность канала, определяемая количеством кодов, передаваемых за единицу времени).

Учитывая эти ограничения, нетрудно видеть, что при совмещении операций каждая последующая операция должна стоять во времени от предыдущей не менее чем на

$$t_m = \max\{t_k, t_o, t_{\text{вп}}, 1/\rho\}. \quad (10)$$

Общее время на выполнение N независимых операций при конвейерной схеме обработки составит

$$T_{N\text{к}} = (N-1)t_m + T_{cp} + 2\bar{t}_{yc}. \quad (11)$$

По сравнению с обычным способом обработки конвейерная схема дает относительный выигрыш во времени:

$$R = \frac{T_{N\text{к}}}{T_N} = \left(1 - \frac{1}{N}\right) \frac{t_m}{T_{cp} + 2\bar{t}_{yc}} + \frac{1}{N}. \quad (12)$$

Как видно из формулы, t_{yc} не будет сказываться на результате при

$$N > \frac{T_{cp} + 2\bar{t}_{yc}}{t_m}. \quad (13)$$

Требование независимости N операций может быть значительно ослаблено.

Действительно, пусть дана последовательность K_1, K_2, \dots, K_r операций, в которой расстояние между двумя ближайшими зависимыми операциями не менее 2τ , где $\tau = t_{yc}/t_m$.

Предположим, что выполняется некоторая K_i операция. По условию она не зависит от ближайших предыдущих с индексами $i-(2r-1), \dots, i-2, i-1$ операций, но может зависеть от операций с индексами $1, \dots, i-(2r+1), i-2r$. К началу K_i операции результаты операций с индексами $1, \dots, i-(2r+1), i-2r$ будут находиться либо в вычислительной машине, либо во внешней памяти и, следовательно, могут быть использованы в i операции.

Отсюда следует, что для конвейерной схемы обработки информации достаточно, чтобы последовательность N операций разбивалась на L групп по 2^r операций в каждой. Внутри каждой группы операции должны быть независимы.

Отметим, что это требование может быть снято, если ввести в вычислительную машину дополнительную память объемом 2^r ячеек. Действительно, в этом случае при выполнении i операции результат помещается либо в дополнительную память, если он понадобится для выполнения одной из ближайших 2^r операций, либо направляется во внешнюю память. Аналогично, для выполнения i операции данные берутся либо из дополнительной, либо из внешней памяти.

Важно также рассмотреть вопрос, насколько необходимо знать заранее порядок следования операций при конвейерной схеме. Покажем, что для нашей цели достаточно ограничиться знанием последовательности из 2^r операций. Действительно, если последовательность из 2^r операций известна, то к моменту 2^r+1 операции все результаты предыдущих операций, предшествующих данным 2^r операциям, будут во внешней памяти или в вычислительной машине. Следовательно, можно переходить к выполнению новой последовательности из 2^r операций. Отметим, что при наличии дополнительной памяти (объемом 2^r ячеек), это ограничение также снимается. В этом случае можно ограничиться тем, чтобы результаты операций, определяющие ход

последовательности из 2^r операций, находились бы в дополнительной памяти.

Вполне очевидно, что наличие дополнительной памяти снимает ограничения, налагаемые на последовательность выполняемых операций конвейерной схемы. Поэтому этот вариант построения схемы вычислений применим к любым видам программ.

Что же касается возможности образования последовательностей в 2^r операций (в случае схемы вычислений без дополнительной памяти), то этот вопрос следует рассмотреть более подробно.

Любая программа решения задачи может быть разбита на участки - линейные, ветвящиеся и циклические.

Линейный участок характеризуется тем, что для него заранее известна последовательность операций. Для ветвящегося участка характерно, что в точке разветвления выбор направления вычислений определяется результатом предыдущей операции.

Циклические участки могут обладать свойствами как линейных, так и ветвящихся участков. Для наших целей представляют интерес следующие 2 случая:

- а) для цикла заранее известно число повторений;
- б) для цикла заранее не известно число повторений, но вероятность выхода из цикла в течение 2^r операций мала.

Аналогичен случаю б) для цикла ветвящийся процесс вычислений с преобладающей ветвью вычислений, вероятность ухода с которой на боковые ветви в течение 2^r операций мала.

Для получения последовательностей из 2^r операций необходимо комбинировать линейные, циклические и ветвящиеся участки путем последовательного присоединения участков с независимыми операциями. В тех случаях, когда операций одной программы недостаточно для получения участков длиной 2^r , следует перейти к одновременному решению нескольких задач, чтобы не допустить снижения производительности.

§ 3. Блок-схема ЭВМ с конвейерной схемой обработки информации

Возможны различные варианты построения ЭВМ с конвейерной схемой обработки информации. Один из них приведен на рис.4,а.

Рассмотрим из этого варианта три случая организации обмена информацией между вычислительной машиной и внешней памятью, когда имеется:

- 1) трехканальная связь;
- 2) двухканальная связь;
- 3) одноканальная связь.

При трехканальной системе связи конвейерная схема обладает наибольшей производительностью и простотой организации. При этом один канал отводится для передачи адресов из вычислительной машины во внешнюю память. Два других канала используются для передачи кодов в прямом и обратном направлениях.

При двухканальной схеме связи по каналу передачи кодов от машины к памяти дополнительно передаются адреса. В этом случае возникает необходимость разделения во времени кодов и адресов, что приводит к некоторому усложнению устройства внешней памяти.

При одноканальной схеме связи необходимо организовать обмен информацией большими группами, так как при каждом изменении направления передачи потери времени составляют $2t_c$. Устройство памяти усложняется из-за необходимости обеспечения предварительного приема группы адресов (в случае передачи кодов от памяти к машине).

Из рассмотренных трех вариантов наибольший интерес представляют трех- и двухканальная связи. Вместе с тем описанные варианты имеют тот существенный недостаток, что на арифметическое устройство информация должна подаваться в строго определенное время в соответствии с выполняемыми операциями.

Если время выполнения операций различно, то производительность конвейерной схемы будет определяться операцией с максимальной длительностью, что приводит к снижению общей производительности.

Свободным от указанных недостатков является вариант конвейерной схемы с буферными накопителями информации (рис. 6). В этом варианте для каждого канала связи имеется два буферных накопителя. Обмен информацией между вычислительной машиной и каналами связи осуществляется через буферные накопители. Когда один буферный накопитель работает на "прием", то второй работает на "передачу". Буферный накопитель первого канала принимает коды через различные промежутки времени (в зависимости от длительности выполняемой операции), а выдает в канал связи эти же коды через равные промежутки времени.

Буферный накопитель второго канала принимает из канала связи коды через равные промежутки времени и выдает их в вычислительную машину по мере надобности.




Рис.6. Блок-схема конвейерной обработки информации с буферными накопителями:

ВМ - вычислительная машина; ВП - внешняя память;
БН I, БН II - буферные накопители I и II каналов связи;
УБ - управление буферными накопителями.

Наличие буферных накопителей повышает производительность конвейерной схемы и обеспечивает синхронную работу каналов связи.

§ 4. Компенсация влияния времени распространения сигналов внутри устройств

Рассмотрим вариант вычислительной машины, где необходимо компенсировать влияние времени распространения сигналов внутри устройств на производительность машины (см. рис. 4,б).

Возможность компенсации запаздывания сигналов внутри устройств может быть также основана на применении конвейерной схемы вычислений. Каждая операция вычислительной машины состоит из набора микроопераций, выполняемых отдельными схемами или узлами.

В этом случае все ранее приведенные рассуждения применимы, если вместо операций рассматривать микрооперации, а вместе устройств - отдельные схемы или узлы машины.

В случае, когда t_c достаточно велико и для компенсации его влияния необходимо выполнять очередную операцию, не

ожидая результата предыдущей, возникает некоторое затруднение, связанное, в основном, с операциями, в которых необходимо учитывать влияние переносов из разряда в разряд. Особенно это проявляется в операции деления, где действие в последующем шаге операции определяется предыдущим. Это затруднение может быть преодолено либо за счет перехода к системам счисления с поразрядными операциями, либо за счет перехода к алгоритмам выполнения операции, основанным на использовании статистических закономерностей.

З а к л ю ч е н и е

1. Применение конвейерной схемы обработки информации позволяет эффективно компенсировать влияние запаздывания сигналов на производительность вычислительной системы и значительно увеличивать допустимые размеры ВС. Это позволяет ослабить требование к уровню микроминиатюризации. Становится реальным построение ВС из отдельных блоков, соединенных каналами связи.

2. Предлагаемый способ компенсации запаздывания сигналов в каналах связи позволяет создавать ВС на базе имеющегося парка вычислительных машин с целью решения сложных задач. При этом возможно объединение машин, удаленных друг от друга на значительные расстояния. Общая производительность такой системы будет, по-видимому, близкой к суммарной производительности отдельных машин.

Л и т е р а т у р а

I. Евреинов Э.В., Косарев Ю.Г. О возможности построения вычислительных систем высокой производительности. Новосибирск, Издательство СО АН СССР, 1962.