

На рис. 1 приведена блок-схема программы логического моделирования. В массив исходных данных, кроме СЛУ, входит последовательность значений входных переменных, показатель числа тактов и ожидаемая последовательность выходных переменных. При кодировании логических уравнений используется следующий принцип: имя каждой логической переменной совпадает с адресом ячейки оперативного запоминающего устройства (ОЗУ), в которой хранится текущее значение этой переменной.¹⁾ Для переменных отводится специальное поле в ОЗУ, которое делится на 5 частей: район Z , район Y , район q' , район x и район q . Так, если емкость ОЗУ моделирующей ЦВМ равна 2^{12} , то можно распределить память следующим образом:

0000 - 0777²⁾ программа моделирования, рабочие ячейки и т.д.

1000 - 1777 район Z
 2000 - 2777 район Y
 3000 - 3777 район q'
 4000 - 4777 район x
 5000 - 5777 район q
 6000 - 7777 СЛУ моделируемого блока.

Далее вводится еще ряд правил кодирования логических уравнений.

1. Знаки равенства и конъюнкции опускаются.

2. Каждая переменная кодируется пятиразрядным восьмеричным кодом, причем младшие четыре разряда составляют имя переменной, а в старшем разряде содержится дополнительная информация (см. п. 3).

Примечание: для переменных Y , находящихся в правой части уравнений, в четвертом разряде кода вместо 2 следует ставить 6.

3. В старшем разряде кода переменной двоичные единицы служат признаками следующих операций:

5-й разряд

		I
	I	
I		

переменная входит в уравнение с отрицанием;
 переменная завершает элементарное произведение;
 переменная завершает уравнение.

1) Такой способ кодирования предложен Стокуэллом в работе [9].

2) Нумерация ячеек восьмеричная.




Рис. 1. Блок-схема программы логического моделирования.

4. Код первой переменной каждого уравнения непосредственно примыкает к коду последней переменной предыдущего уравнения.

Примеры

Уравнения:

$$Z_2 = X_1 \bar{X}_4 Q_2 \vee X_2 \bar{Q}_1 Q_5 \quad (6)$$

$$Q'_{15} = X_3 \bar{Q}_{10} \vee \bar{X}_{12}$$

Коды:

01002	04001	14004	25002	04002	15001	65005
03017	04003	35012	74177			

(7)

Размещение кодов в 45-разрядных ячейках ОЗУ:

01002	04001	14004
25002	04002	15001
65005	03017	04003
35012	74177	00000

Отметим, что изложенные правила легко позволяют составить программу автоматического кодирования СЛУ. Однако использование такой программы целесообразно только в том случае, когда имеется считывающее устройство, позволяющее вводить логические уравнения в обычной записи (6). Если же для подготовки к вводу приходится вручную превращать обычные записи в какой-либо цифровой код, то проще непосредственно записывать коды (7).

Для программирования оказывается удобным хранить логическое значение переменной одновременно во всех разрядах соответствующей ячейки. Так, если в данном такте $X_1 = 1$, а $X_2 = 0$, то во всех разрядах ячейки 4001 стоят единицы, а ячейки 4002 - нули.

Программа моделирования в каждом такте последовательно просматривает всю СЛУ и для каждой функции Y , Z и Q' вычисляет ее значение. При этом в качестве аргументов используются текущие значения X , Y и Q . Для каждого элементарного произведения постепенно вычисляется логическое произведение всех его переменных. По окончании элементарного произведения полученная величина логически суммируется с накопленной для данного уравнения суммой. Вычисленные значения Y , Z и Q' заносятся в соответствующие районы. При переходе к следующему такту программа заносит в район "X" очередной набор входных

сигналов, а в район "Q'" - содержимое района "Q'" (разность между именами Q_i и Q'_i - постоянное число, в нашем случае 2000).

Выдача результатов может быть организована по-разному. В приведенной блок-схеме, например, печатаются значения всех Z в том случае, если они не совпадают полностью с ожидаемыми. На основании этих данных вносятся исправления в исходную систему логических уравнений.

§ 3

В отличие от "абстрактного" подхода, допустимого для логического моделирования, при построении принципиальной схемы необходимо учитывать физические особенности используемых элементов и сигналов. Задача построения надежной схемы ЦВМ будет здесь решаться лишь в первом приближении, а именно, будет учитываться нагрузочная способность элементов. Некоторые физические особенности схемы (например, влияние соединительных проводов) могут быть выявлены после размещения элементов и составления монтажной схемы. Полную гарантию работоспособности ЦВМ обычно дает только отладка ее образца.

Построение принципиальной схемы мы будем проводить для случая, который характеризуется следующими условиями:

1. Комбинационная сеть реализуется суперпозициями двухкаскадных схем.
2. Каждый логический элемент имеет структуру, показанную на рис. 2. Разные элементы отличаются числом входов конъюнкторов и дизъюнкторов.




Рис. 2. Логическая структура элемента.

3. На выходах запоминающих и логических элементов одновременно вырабатываются функции этих элементов и их инверсии.

4. Одновременно с каждой входной переменной существует ее инверсия.

5. Нагрузочная способность источников входных переменных не ограничена.

Программа построения принципиальной схемы делится на четыре этапа: 1) реализация, 2) построение принципиальной таблицы, 3) проверка нагрузок, 4) составление таблицы соединений.

В общих чертах работа программы на этих этапах заключается в следующем.

Реализация. Для каждой функции из СЛУ выбирается логический элемент, который будет реализовывать эту функцию. При этом принимаются меры, обеспечивающие экономную реализацию.

Построение принципиальной таблицы. В соответствии с принятой на предыдущем этапе реализацией за каждой переменной СЛУ закрепляется конкретный контакт конкретного стандартного элемента.

Проверка нагрузок. Исходя из полученных в принципиальной таблице связей и заданных нагрузочных характеристик элементов, производится проверка допустимых нагрузок и, в случае необходимости, исправление принципиальной таблицы.

Составление таблицы соединений. Пользуясь исправленной принципиальной таблицей, программа составляет таблицу соединений, в которой для каждого контакта схемы указывается с какими другими контактами он соединен.

РЕАЛИЗАЦИЯ

С целью систематизации логических функций и упрощения синтеза схем из описанных выше элементов целесообразно ввести некоторую классификацию ДНФ функций алгебры логики.

Число логических переменных, входящих в элементарное произведение, будем называть **рангом конъюнкции** (τ_k). Число элементарных произведений, входящих в данную ДНФ - **рангом дизъюнкции** (τ_d). Каждой ДНФ сопоста-

вим символ - целое число $\tau_{k_1} \tau_{k_2} \dots \tau_{k_{\tau_d}}$, где $\tau_{k_1}, \tau_{k_2}, \dots$ - ранги конъюнкций 1-го, 2-го, ... элементарных произведений, а τ_d - ранг дизъюнкции данной ДНФ.

Символ называется **упорядоченным**, если все τ_k символа расположены в монотонно невозрастающей последовательности.

Пример:

Формуле $x_1 \bar{x}_2 x_3 \vee x_2 x_3 \bar{x}_4 \bar{x}_5 \vee \bar{x}_3$ соответствует символ 341 (упорядоченный символ 431).

Каждому логическому элементу описанного выше типа может быть сопоставлен аналогичный символ элемента, характеризующий его логические возможности.

Две ДНФ формул алгебры логики относятся к одному и тому же семейству K -го рода, если их упорядоченные символы имеют одинаковые τ_d и при поразрядном вычитании меньшего символа из большего разность в каждом разряде не превосходит K .

Всякая СЛУ может быть разбита на семейства 0, I и т.д. родов. Все формулы, входящие в некоторое семейство K -го рода, могут быть реализованы стандартным элементом, символ которого равен максимальному символу данного семейства, причем в каждом конъюнкторе этого элемента остается не более K неиспользуемых входов.

С ростом K количество семейств в разбиении данной СЛУ (а, следовательно, и количество различных стандартных элементов) уменьшается. В предельном случае, при $K = (\tau_k)_{max}$ (для данного τ_d) все формулы с данным τ_d реализуются одним стандартным элементом.

Однако с ростом K увеличивается число неиспользуемых входов элементов, т.е. общая стоимость реализации СЛУ.

Каждое из разбиений (0, I, ..., K -го рода) можно рассматривать как один из вариантов реализации. Программа анализа вариантов реализации (АВР) осуществляет эти разбиения и вычисляет условную стоимость реализации для каждого варианта.

Условная стоимость

$$C_j = \sum_f C_f \cdot K_f^j,$$

где C_j - общая условная стоимость реализации СЛУ для j -го разбиения.

K_f^j - количество функций, реализуемых стандартным элементом с символом f .

C_f - условная стоимость элемента с символом f .

Суммирование производится по всем символам стандартных элементов j -го разбиения.

Величина C_S для каждого стандартного элемента подсчитывается по формуле

$$C_S = \sum_{k=1}^{K_j} \tau_{k_i} + \tau_g + const.$$

Первые два слагаемых в правой части этой формулы дают общее число диодов во входной логике стандартного элемента, третье слагаемое — константа, которая зависит от схемы и конструктивного выполнения стандартного элемента и задается разработчиком.

Исходными данными для программы АВР служат СЛУ заданной функциональной схемы и некоторые константы, задаваемые разработчиком.

Результат работы программы: набор таблиц реализации (ТР) для семейств $0, I, \dots, K$ -го рода.

На рис. 3 приведена форма таблицы реализации.

Символ стандартного элемента	Условная стоимость этого стандартного элемента	Количество ф-ий, реализуемых им	Имена реализуемых функций
S_i	C_{S_i}	K_{f_i}	

Основные характеристики:

1. Род разбиения j .
2. Количество семейств K_j .
3. Общая условная стоимость реализации C_j .

Рис. 3. Таблица реализации.

На рис. 4 приведена блок-схема программы АВР.

Разработчик выбирает наиболее выгодный из вариантов реализации и составляет для него таблицу стандартных элементов (ТСЭ). Введем некоторые определения, необходимые для описания стандартных элементов.

В е с в х о д а. Минимальная из входных проводимостей входов всех элементов принимается за единицу веса. Тогда вес любого входа каждого элемента может быть приблизительно выражен в единицах веса.




Рис. 4. Блок-схема программы АВР.

Вес выхода элемента характеризует нагрузочную способность и измеряется числом входов единичного веса, которые могут быть одновременно подключены к данному выходу.

Адрес входа (выхода) - номер контакта на плате стандартного элемента или на разъеме ячейки, на который подается (или с которого снимается) соответствующий сигнал.

ТСЭ содержит следующую информацию о каждой ячейке:

1. Символ стандартного элемента.
2. Количество стандартных элементов в ячейке.
3. Адрес и вес выхода.
4. Адрес и вес инверсного выхода.
5. Адреса и веса всех входов (перечисляются в порядке, соответствующем символу элемента).

Примечания: 1) если в ячейке содержится более одного стандартного элемента, то информация по п.п. 3, 4, 5 повторяется последовательно для каждого из стандартных элементов. 2) В конце ТСЭ приводится в аналогичной форме информация о запоминающих и усилительных элементах.

Выбранная ТР, ТСЭ и СЛУ составляют исходные данные для работы программы построения принципиальной таблицы (ПТТ).

В некоторых случаях набор логических элементов задается независимо. Тогда применение программы АРР необязательно. Разработчик должен составить ТСЭ для заданного набора в такой же форме, как показано выше. Эта таблица и СЛУ служат исходными данными для программы реализации (ПР). Работа заключается в следующем:

1. Составляется таблица реализации 0-го рода.
2. Символы элементов из ТСЭ упорядочиваются по неубыванию вычисленных программой условных стоимостей элементов.
3. Для каждого символа формулы из таблицы реализации 0-го рода находится первый по порядку (т.е. с наименьшей стоимостью) стандартный элемент, реализующий данный символ формулы.

Символ этого элемента заносится в графу "символ стандартного элемента" соответствующей строки таблицы реализации 0-го рода. Полученная после реализации всех символов ТР входит в массив данных для ПТТ.

На рис. 5 приведена блок-схема программы реализации.




Рис. 5. Блок-схема программы реализации (ПР).




Рис. 6. Блок-схема программы ППТ.

I) В процессе присвоения в ячейки для переменных заносятся значения $W_{вых}$ и нарастающие суммы $\sum W_{вых}$ и $\sum W_{вх}$.

ПОСТРОЕНИЕ ПРИНЦИПИАЛЬНОЙ ТАБЛИЦЫ

Работа программы ППТ состоит в следующем:

1. Из TP выделяется очередной символ стандартного элемента.
2. Из ТСЭ выделяется строка с информацией о ячейке с соответствующими стандартными элементами.
3. С помощью указанных в TP имен функций, реализуемых данным стандартным элементом, из СЛУ выделяется логическое уравнение очередной реализуемой функции.
4. Имя каждой логической переменной рассматриваемого уравнения приписывается к соответствующему адресу выхода или входа в строке ТСЭ.
5. Веса заполняемых выходов или входов заносятся по адресам, соответствующим именам переменных.^{I)}
6. Выделенной ячейке присваивается порядковый номер.
7. Дополненная указанным образом строка ТСЭ представляет собой строку принципиальной таблицы (ПТ) и выдается на внешние запоминающие устройства. После этого начинается обработка следующего логического уравнения (или, если все функции, реализуемые данным стандартным элементом, исчерпаны - следующего символа).

На рис. 6 приведена блок-схема программы ППТ.

На рис. 7 приведена форма принципиальной таблицы. В тех случаях, когда некоторые входы не используются, в соответствующей графе "Имя входной переменной" проставляются нулевые коды.

8. После обработки всех символов стандартных логических элементов процедура присвоения имен переменных и нумерации ячеек применяется к запоминающим элементам. При этом обрабатываются функции f из СЛУ (4); эти функции при кодировании отмечаются особым признаком.

ПРОВЕРКА НАГРУЗОК (ПН)

По окончании работы программы ППТ в районах 4 и $9'$ находится информация о нагрузочной способности стандартных элементов, реализующих эти функции, и о действительной нагрузке этих элементов в схеме. Эта информация имеет следующую форму записи:

I) Эта операция подготавливает информацию для работы программы проверки нагрузок.

Символ (тип) стандартного элемента	Порядковый номер ячейки	Адрес выхода	Имя выходной переменной	Адрес 1-го входа	Имя 1-ой входной перем.	...	Адрес k-го входа	Имя k-ой входной переменной
------------------------------------	-------------------------	--------------	-------------------------	------------------	-------------------------	-----	------------------	-----------------------------

Рис. 7. Принципиальная таблица.




Рис. 8. Блок-схема программы ПН.




Рис. 9. Блок-схема программы СТ.

I) Форма "контактной строчки":

Тип СЭ	Порядковый номер ячейки	Адрес переменной	Имя переменной
--------	-------------------------	------------------	----------------

Число "контактных строчек", соответствующих каждой строке ПТ, равно количеству используемых контактов данного элемента.

$W_{\text{вых}}$	$\sum W_{\text{вх}}$	$\sum W_{\text{вх}'}$
------------------	----------------------	-----------------------

где $W_{\text{вых}}$ - вес выхода стандартного элемента,
 $\sum W_{\text{вх}}$ - сумма весов всех входов схемы, соединенных с данным выходом,
 $\sum W_{\text{вх}'}$ - то же для инверсного выхода.

Правило нагрузок выражается следующими неравенствами:

$$\begin{aligned} W_{\text{вых}} &\geq \sum W_{\text{вх}} \\ W_{\text{вых}} &\geq \sum W_{\text{вх}'} \end{aligned} \quad (8)$$

Программа ПН проверяет эти неравенства для всех функций y и y' .

Информация о функциях, для которых не выполняются неравенства (8) выдается на печать. Другой вариант заключается в том, что для выходов, на которых не выполняются неравенства (8), ставятся усилительные элементы из ТЭС, затем вносятся исправления в ПТ и повторно проверяются условия (8).

СОСТАВЛЕНИЕ ТАБЛИЦЫ СОЕДИНЕНИЙ (СТС)

Блок-схема программы СТС приведена на рис. 9.

Исходной информацией для работы программы СТС является ПТ. Просматривая последовательно всю ПТ, программа объединяет в отдельные группы все адреса входов и выходов, на которых реализуется одна и та же переменная. Это осуществляется путем упорядочения массива "контактных строчек" по неубыванию кодов имен переменных.

Описание программы позволяют получить ряд документов, которые могут быть использованы непосредственно, а также подвергнуты дальнейшей обработке на ЦВМ с целью составления монтажных схем и другой производственной и эксплуатационной документации.

В заключение автор выражает благодарность В.Э. Гейту и Ю.И. Колосовой, составившим программы по всем описанным в настоящей статье алгоритмам.

ЛИТЕРАТУРА

1. Евреинов Э.В., Косарев Д.Г. О вычислительных системах высокой производительности. Изв. АН СССР, сер. технич.киберн., 1963, №4, 3-23.
2. Кобринский Н.Е., Трахтенброт Б.А. Введение в теорию конечных автоматов. М., Физматгиз, 1962.
3. Фистер М. Логическое проектирование цифровых вычислительных машин. Пер. с англ. под ред. В.М. Глушко - ва. Киев, "Техника", 1964.
4. Troye N.C.de. Classification and minimization of switching functions. Phillips Res.Repts., 1959, 14, N 2, 151-193, N 3, 250-292.
5. Kudielka V. Ein Verfahren zur Ermittlung aller nicht redundanten zweistufigen Darstellungen einer logischen Funktion. Elektron.Rechenanl., 1963, 5, N1, 11-21.
6. Bartee T.C. Computer design of multiple-output logical networks. IRE Trans.Electron.Comput., 1961, EC-10, N1, 21-30.
7. Polansky R.B. Minimization of multiple-output switching circuits. Commun. and Electron., 1961, N 53, 67-73.
8. Казаков В.Д. Минимизация логических функций большого числа переменных. Автоматика и телемеханика, 1962, 23, №9, 1237-1242.
9. Stockwell G.N. Computer logic testing by simulation. IRE Trans.Mil.Electr., 1962, MIL-6, N 3, 275-282.

Ин-т математики СО АН СССР

Поступила в редакцию
I.H.1964 г.