

# ВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ

## Сборник трудов

1965 г. Института математики СО АН СССР

Выпуск I8

## БИБЛИОГРАФИЯ ПО АВТОМАТИЗАЦИИ ПРОЕКТИРОВАНИЯ ЦВМ

### I. ОБЩИЕ ВОПРОСЫ. КНИГИ. БИБЛИОГРАФИЯ.

1. Айзerman M.A., Гусев Л.А., Розонэр Л.И., Смирнова И.М., Таль А.А. Логика. Автоматы. Алгоритмы. М., Физматгиз, 1963, 556 с.
2. Вавилов Е.Н., Портной Г.П. Синтез схем электронных цифровых машин. М., "Сов.радио", 1963, 440 с.
3. Глушков В.М. Синтез цифровых автоматов. М., Физматгиз, 1962, 476 с.. (Серия "Математическая логика и основания математики").
4. Глушков В.М. Теория автоматов и вопросы проектирования структур цифровых машин. Кибернетика, 1965, № I, 3-II.
5. Евреинов Э.В., Косарев Ю.Г. О вычислительных системах высокой производительности. Изв.АН СССР, сер.технич.киберн., 1963, № 4, 3-23.
6. Евреинов Э.В., Косарев Ю.Г. О методике разработки вычислительных систем. В сб.: "Вычислительные системы", Новосибирск, 1963, вып.6, 3-20 (Сиб.отд. АН СССР, Ин-т математики).
7. Иванова О.Н., Лазарев В.Г., Пийль Е.И. Синтез электронных схем дискретного действия. Учебн.пособие для вузов связи . М., "Связь", 1964, 176 с.
8. Кобринский Н.Е., Трахтенброт Б.А. Введение в теорию конечных автоматов. М., Физматгиз, 1962, 404 с.

9. Кулик В.Т. Цифровое моделирование сложных систем. Изд-во Киевского университета, Киев, 1964, 200 с. (Мин.выш. и ср.спец.образ. УССР, Киевский политехнич. ин-т ).
10. Лазарев В.Г., Пийль Е.И. Синтез асинхронных конечных автоматов. М., Изд."Наука", 1964, 259 с.
11. Лицкий В.С. Алгоритмическое проектирование вычислительных цифровых устройств. М., 1963, 135 с. (АН СССР. Выч. центр. "Сообщения по вычислительной технике", вып.2).
12. Реймон Ф.А. Автоматика переработки информации. Пер.с франц. М., Физматгиз, 1961, 222 с..
13. Рогинский В.Н. Построение релейных схем управления. М.-Л., "Энергия", 1964, 423 с.
14. Структурная теория релейных устройств. Отв.ред. Гаврилов М.А. М., Изд-во АН СССР, 1963, 272 с.
15. Aiken H.H. Synthesis of electronic computing and control circuits. Harvard University Press, 1951. Изд.также на русск.яз.: Синтез электронных вычислительных и управляемых схем. Под ред. Шестакова В.И. М., Изд.мн.лит., 1954, 358с.
16. A survey of switching circuit theory. McCluskey E.J., Jr., Bartee T.C., ed. New York. McGraw-Hill, 1962, 205 р.
17. Baldwin G.L., Crowley T.H., Rosenthal C.W. Design automation - a look at the future. Commun. and Electron., 1963, N 64, 510-512.  
Будущее автоматизации проектирования.
18. Bartee T.C. Digital computer fundamentals. New York, McGraw-Hill, 1960.  
Основы цифровых вычислительных машин.
19. Bartee T.C., Lebow I.L., Reed I.S. Theory and design of digital machines. New York, McGraw-Hill, 1962, 324 р.  
Теория и проектирование цифровых вычислительных машин.
20. Braun E.L. Digital computer design. New York, Academic Press, 1963, 606 р.  
Проектирование цифровых вычислительных машин.
21. Caldwell S.H. Switching circuits and logical design. New York, John Wiley & Sons, 1958. Изд.также на русск.яз.: Колдуэлл С.Х. Логический синтез релейных устройств. Под ред. Гаврилова М.А. М., Изд.иностр.лит., 1962, 740 с.
22. Chu J. Digital computer design fundamentals. New York, McGraw-Hill, 1962, 481 р.  
Основы проектирования цифровых вычислительных машин.

23. Computer Handbook. Huskey H.D., Korn G.A., ed. New York, McGraw-Hill, 1962, 1288 p. Изд. также на русск.яз.: Вычислительная техника. Справочник. Под ред. Шилейко А.В., М.-Л., "Энергия", 1964, т.1, 720 с.; т.2, 816 с.
24. Curtis H.A. A new approach to the design of switching circuits. New York, D.Van Nostrand Co., 1962, 634 p. Новый подход к проектированию переключательных схем.
25. Flores J. Computer logic. Prentice-Hall, 1960. Логика вычислительной машины.
26. Gill S. The use of computers in designing computers. Research Applied in Industry, 1962, 15, N 4, 159-163. Использование вычислительных машин при проектировании вычислительных машин.
27. Hurley R.B. Transistor logic circuits. John Wiley & Sons, 1961, 363 p. Логические схемы на транзисторах.
28. Keister W., Ritchie A.E., Washburn S.H. The design of switching circuits. New York, D.Van Nostrand Co., 1951. Проектирование переключательных схем.
29. Maley G.A., Earle J. The logic design of transistor digital computers. Englewood Cliffs, N.Y., Prentice-Hall, 1963, 322 p. Логическое проектирование транзисторных цифровых вычислительных машин.
30. Moisil Gr.C. Teoria algebrica a mecanismelor automate. Editura tehnica, Bucuresti, 1959. Изд. также на русск.яз.: Моисил Гр.К. Алгебраическая теория дискретных автоматических устройств. Под ред. Шестакова В.И. М., Изд. иностр.лит., 1963, 680 с.
31. Phister M., Jr. Logical design of digital computers. New York, John Wiley & Sons, 1960, 408 p. Изд. также на русск.яз.: Фистер М. Логическое проектирование цифровых вычислительных машин. Под ред. Глушкова В.М. Киев, "Техника", 1964, 382с.
32. Planning a computer system. Project STRETCH. Buchholz W., ed. New York, McGraw-Hill, 1962, 322 p. Разработка вычислительной системы. Проект СТРЕТЧ.
33. Switching theory in space technology. Aiken H., Main W.F., ed. Stamford Univ. Press, Stamford, Calif., 1963, 357 p. Применение теории переключательных цепей в космических исследованиях.
34. Symbolic languages in data processing. Proceed. of the Symposium organized and edited by the International Computation Centre, Rome, March 26-31, 1962. Gordon and Breach Science Publishers, 1962, 849 p. Символические языки в обработке информации.
35. Бутаков Е.А. Реализация булевых функций пороговыми элементами. Автореф. дисс. на соискание ученой степени к. ф.-м. н. Томск, 1965, 16 с. (Томский гос. ун-т им. В.В. Куйбышева).
36. Ван Дк-эз. Метод синтеза логических схем. Дисс. Л., 1960. (Ленинградский политехнический ин-т им. М.И. Калинина).
37. Григорьян Ю.Г. Арифметические методы решения логических задач и некоторые вопросы синтеза специализированных цифровых автоматов. Автореф. дисс. на соискание ученой степени к. ф.-м. н. Киев, 1964, 18 с.
38. Закревский А.Д. Матричный метод синтеза релейных схем. Дисс. Томск, 1960.
39. Мацевитый Л.В. Некоторые вопросы теории логических сетей и ее применение для конструирования устройств преобразования дискретной информации. Автореф. дисс. на соискание ученой степени к.т.н. Киев, 1964, 24 с. (Киевский политехнический ин-т).
40. Пархоменко П.П. Минимизация процессов анализа устройств релейного действия. Автореф. дисс. на соискание ученой степени к.т.н. М., 1959, 16 с. (ИАТ АН СССР).
41. Сагалович Ю.Л. Исследование переключательных схем упорядоченного типа. Дисс. М., 1962. (ИАТ АН СССР).
42. Томфельд Ю.Л. Исследование методов размещения состояний внутренних элементов релейного устройства. Автореф. дисс. на соискание ученой степени к.т.н. М., 1964, 20 с. (ИАТ АН СССР).
43. Йщенко Е.Л. Некоторые вопросы теории алгоритмических языков и автоматизации программирования. Доклад на соискание ученой степени доктора ф.-м. наук. Киев, 1965. 48 с. (АН УССР, Ин-т математики).

44. Воломин Ю.М. Библиография по автоматическому программированию. Новосибирск, 1961, 37 с., 528 назв. (СО АН СССР. Ин-т математики с Вычислительным центром).
45. Список отечественной литературы по теории релейно-контактных схем за 1950-1954 гг. Сост. Г.Н.Поваров. Автоматика и телемеханика, 1955, I6, № 4, 411-412.
46. Список иностранной и переводной литературы по теории релейно-контактных схем за 1950-1954 гг. Сост.Г.Н.Поваров. Автоматика и телемеханика, 1955, I6, № 4, 412-420.
47. Список отечественной литературы по теории релейных схем за 1955 г. Сост. Поваров Г.Н. Автоматика и телемеханика, 1956, I7, № 4, 384.
48. Список отечественной и переводной литературы по теории релейных схем за 1956 г. Сост. Поваров Г.Н. Автоматика и телемеханика, 1957, I8, № 12, II51-II52.
49. Список иностранной литературы по теории устройств релейного действия за 1956 г. Сост. Москатов Г.К. Автоматика и телемеханика, 1958, I9, № 10, 992-996.
50. Список отечественной и переводной литературы по теории устройств релейного действия за 1957 г. Сост. Москатов Г.К. Автоматика и телемеханика, 1958, I9, № 12, II50-II52.
51. Список иностранной литературы по теории устройств релейного действия за 1957 г. Сост. Москатов Г.К. Автоматика и телемеханика, 1959, 20, № 2, 267-270.
52. Список отечественных работ по теории релейных схем и конечных автоматов за 1958 г. Сост. Москатов Г.К. Автоматика и телемеханика, 1959, 20, № 8, II48-II50.
53. Список иностранных работ по теории устройств релейного действия и конечных автоматов за 1958 г. Сост. Казаков В.Д., Кузнецов О.П. Автоматика и телемеханика, 1960, 21, № 9, I332-I338.
54. Список отечественных работ по теории релейных схем и конечных автоматов за 1959 г. Сост. Казаков В.Д., Кузнецов О.П. Автоматика и телемеханика, 1961, 22, 2, 275-277.
55. Список иностранной литературы по теории релейных устройств и конечных автоматов(1959-1960). Сост.Казаков В.Д., Кузнецов О.П. Автоматика и телемеханика, 1963, 24, 5, 699-712.
56. Holst P.A. Bibliography on switching circuits and logical algebra. IRE Trans. Electron. Comput., 1961, EC-10, N 4, 638-661.  
Библиография по переключательным схемам и алгебре логики (1938-1958 гг., ок. 700 назв.)
57. Netherwood D.B. Logical machine design: a selected bibliography. IRE Trans. Electron. Comput., 1957, EC-7, N 2, 155-178.  
Логический синтез вычислительных машин. Избранная библиография. 484 назв.
58. Simmons P.L.,Simmons R.F. The simulation of cognitive processes. IRE Trans. Electron. Comput., 1961, EC-10, N 3, 462-483.  
Моделирование познавательных процессов. Аннотированная библиография, ч. I, 498 назв.
59. Simmons P.L.,Simmons R.F. The simulation of cognitive processes. II. An annotated bibliography. IRE Trans. Electron. Comput., 1962, EC-11, N 4, 535-552.  
Моделирование познавательных процессов. Аннотированная библиография, ч. II, 460 назв.
60. Todd C.D. An annotated bibliography on NOR and NAND logic. IEEE Trans. Electron. Comput., 1963, EC-12, N 5, 462-464.  
Аннотированная библиография по логическим схемам ИЛИ-НЕ и И-НЕ. 63 назв.
2. МЕТОДЫ ОПИСАНИЯ И МОДЕЛИРОВАНИЯ ЦВМ.
61. Ермолаева Н.М. Машинный контроль схем устройств. В сб.: "Вычисл. и информ. техника", М., 1962, изд-во ВИНИТИ АН СССР, 123-124.
62. Ермолаева Н.М., Пробст М.А. Имитатор параллельной машины на последовательной машине "Гамма-барабан". "Информационные системы", М., 1964, 15-17. (Ин-т науч. инф. АН СССР).
63. Закревский А.Д. ЛЯПАС - логический язык представления алгоритмов синтеза. I. "Теория автоматов". Киев, КДНТИ, 1964, 3-29. (Материалы научных семинаров по теоретическим и прикладным вопросам кибернетики).

64. Михновский С.Д. Определение эффективного быстродействия ЦВМ методом цифрового моделирования. Вопросы радио - электроники, сер.УII, 1964, вып.2, 3-10.
65. Проскурин Г.Л. Аналитический метод описания работы логических элементов во времени. Автоматика и телемеханика, 1963, 24, № 6, 844-849.
66. Таль А.А. Акцентный язык и абстрактный синтез минимальных последовательностных машин. Автоматика и телемеханика, 1964, 25, № 6, 946-962.
67. Томашпольский А.М. О запаздывании схем из функциональных элементов. Вопросы радиоэлектроники, сер.УII, 1964, вып. 7, 61-71.
68. Baker A. Computer simulation of digital systems. Electro-Technol., 1964, 74, № 3, 87-89.  
Моделирование цифровых систем с помощью ЦВМ.
69. Bennet I.M., Dakin R.I. Computers as an aid in computer design assessment. Comp. J., 1961, 3, № 4, 253- 255.  
Применение вычислительных машин для оценки проектируемых машин.
70. Bolliet L. Simulation de machines digitales sur une autre machine digitale. "Deuxième Congr. Assoc. fran<sup>c</sup>.calcul. et traitem. inform. AFCALTI. Paris, 1961". Paris, 1962, 369-370, disc. 370 (франц.).  
Моделирование одной цифровой машины с помощью другой.
71. Breuer M.A. Techniques for the simulation of computer logic. Commun. ACM, 1964, 7, № 7, 443-446.  
Методы моделирования логики цифровых вычислительных машин.
72. Buxton J.N., Laski T.G. A control and simulation programming language. Inform.Process., 1962, Amsterdam, N.Holland Publ.Co., 1963, 216-217, disc. 217.  
Язык для программирования задач управления и моделирования.
73. Caporaso S. A symbolic description of ELEA 6001 computer. ICC Bulletin, 1963, 2, № 4, 238-240.  
Символическое описание вычислительной машины ELEA 6001.
74. Chestnut H. Modeling and simulation. Electr. Engng., 1962, 81, № 8, 609-613.  
Моделирование и имитация.
75. Chew R.L. Note on timing simulation of a large asynchronous computer. Comp.J., 1964, 7, № 2, 122-123.  
Временное моделирование большой асинхронной вычислительной машины.
76. Conway R.W., Johnson B.M., Maxwell W.L. Some problems of digital system simulation. Manag.Sci., 1959, 6, № 1, 92- 110.  
Некоторые проблемы моделирования цифровых систем.
77. Cray S.R., Kisch R.N. A progress report on computer applications in computer design. Proc. 1956 WJCC, San Francisco, Febr. 1956, 82-85.  
Сообщение о применении вычислительных машин при проектировании вычислительных машин.
78. Dinneen G.P., Lebow I.L., Reed I.S. The logical design of CG 24. Proc. 1959 EJCC, Boston, Dec. 1959, 91-94.  
Логический проект вычислительной машины CG 24.
79. Gainen L. A simulation model for data system analysis. Proc. 1961 EJCC, Washington, Dec. 1961, 79-86.  
Анализ системы обработки данных с помощью моделирования.
80. Goodman H.P. The simulation of the Orion time-sharing system on Sirius. The Computer Bulletin, 1961, 5, № 2, 51-55.  
Моделирование совмещенной системы Орион на машине Сириус.
81. Gordon G. A general purpose system simulation program. Proc. 1961 EJCC, Washington, Dec. 1961, 87-104.  
Универсальная программа моделирования систем.
82. Gorman D.F., Anderson J.P. A logic design translator. Proc. 1962 FJCC, Philadelphia, Dec. 1962, 251-261.  
Программа логического проектирования.
83. Grasselli A. Un metodo per descrivere un calcolatore numerico. Automaz. e Strum., 1963, 11, № 3, 119-126 (итал).  
Метод описания цифровой вычислительной машины.
84. Grasselli A., McCluskey E.J., Jr. Une version modifiée d'ALGOL pour la programmation logique. Actes du 2<sup>e</sup> Congrès de l'Ass. Fr. de Calcul., Paris, Gauthier-Villars, 335-364 (франц.).  
Вариант языка АЛГОЛ для логических задач.

85. Ikeno N., Arai K., Kimura K. Program simulation for a large scale computer with a small computer. Review of the Electrical Communication Laboratory, 1964, 12, N 9-10, 644-649.  
Моделирование программ большой ЦВМ на малой ЦВМ.
86. Iverson K.E. A programming language. Proc. 1962 SJCC, San Francisco, May 1962, 345-351.  
Язык программирования.
87. Lackner M.R. A general simulation capability. Data Processing, 1962, 4, N 11, 19-23.  
Общий метод моделирования.
88. Lackner M.R. Toward a general simulation capability. Proc. 1962 SJCC, San Francisco, May 1962, 1-14.  
Общие методы моделирования.
89. Lawler E.L., Salton G.A. The use of parenthesis-free notation for the automatic design of switching circuits. IRE Trans. Electron. Comput., 1960, EC-9, N 3, 342-352.  
Применение бесскобочной записи для автоматизации синтеза переключательных схем.
90. Lebow I.L. Communication in digital systems. "Information Theory", London, Butterworth Scient. Publs., 1961, 99-107, disc. 107-108.  
Связи в цифровых системах.
91. Lehman M., Rayna Eshed, Netter Z. The checking of computer logic by simulation on a computer. Comp. J., 1963, 6, N 2, 154-162.  
Проверка логики вычислительной машины путём моделирования на другой машине.
92. Letellier G. Un modèle pour la description du fonctionnement d'un ensemble électronique. Rev. franç. traitem. l'inform. Chiffres, 1963, 6, N 2, 113-123 (франц.).  
Модель для описания работы электронной вычислительной системы.
93. Lucas P. Requirements on a language for logical data processing. Inform Process., 1962, Amsterdam, N. Holland Publ. Co., 1963, 556-560, disc. 560.  
Требования к языку для обработки логической информации.
94. McClure R.M. A programming language for simulating digital systems. Journ. ACM, 1965, 12, N 1, 14-22.  
Язык программирования для моделирования цифровых систем.
95. Mano M.M. Simulation of boolean functions in a decimal computer. Commun. ACM, 1965, 8, N 1, 39-40.  
Моделирование булевых функций на десятичной цифровой вычислительной машине.
96. Preiss R.J. An experimental system for logic design data accumulation and retrieval. Inform. Process., 1962, Amsterdam, N. Holland Publ. Co., 1963, 678-682, disc. 682-683.  
Экспериментальная система обработки информации для логического синтеза.
97. Proctor R.M. A logic design translator experiment demonstrating relationships of language to systems and logic design. IEEE Trans. Electron. Comput., 1964, EC-13, N 4, 422-430.  
Система автоматизации логического проектирования.
98. Ross D.T., Rodriguez J.E. Theoretical foundations for the computer-aided design system. Proc. 1963 SJCC, Detroit, May 1963, 305-322.  
Теоретические основы проектирования систем с помощью вычислительных машин.
99. Schlaepi H.P. A formal language for describing machine logic, timing and sequencing (LOTIS). IEEE Trans. Electron. Comput., 1964, EC-13, N 4, 439-448.  
Формальный язык для описания логики и временных соотношений ЦВМ (LOTIS).
100. Schorr H. A program for the analysis of digital systems. Princeton Univ., PB 157804-32, Dec. 1962, 64 p.  
Программа для анализа цифровых систем.  
(Реф: Comp. Abstr., 1963, 7, N 8, 1796).
101. Schorr H. A register transfer language to describe digital systems. Princeton Univ., PB 157804-30, Sept. 1962, 57 p.  
Язык регистров и передач для описания цифровых систем.  
(Реф: Comp. Abstr., 1963, 7, N 7, 1525).

- .02. Schorr H. Computer-aided digital system design and analysis using a register transfer language. IEEE Trans., 1964, EC-13, N 6, 730-737.  
Анализ и синтез цифровых систем при помощи ЦВМ с использованием языка регистров и передач.
103. Schorr H. Introduction to the automated synthesis of computers. Dept.Electr.Eng., Digital Syst.Lab., Princeton Univ., Techn.Report N 16, March 1962, 39p.  
Введение в автоматический синтез вычислительных машин. (Реф: Comp.Abstr., 1963, 7, N 5, 1008).
104. Schorr H. Register transfer in digital systems. Princeton Univ., PB 157804-33, Dec.1962, 60 p.  
Представление цифровых систем с помощью регистров и передач.  
(Реф: Comp.Abstr., 1963, 7, N 8, 1797).
105. Seltzer H.R., Veitch E.W. Computer simulation model of large scale data communications systems. IEEE Trans. Aerospace, 1963, AS-1, N 2, 1446-1458.  
Моделирование большой системы передачи информации на ЦВМ.
106. Smith W.E. A digital system simulator. Proc.1957 WJCC, Los Angeles, Febr.1957, 31-36.  
Вычислительная машина для моделирования цифровых систем.
107. Stockwell G.N. Computer logic testing by simulation. IRE Trans.Mil.Electr., 1962, Mil-6, N 3, 275-282.  
Проверка логики вычислительной машины с помощью моделирования.
- ### 3. МЕТОДЫ И АЛГОРИТМЫ СИНТЕЗА
108. Бабаев О.Б. Метод синтеза многотактных схем. Известия высш.учеб. заведений. Приборостроение, 1964, 7, № 6, 43-47.
109. Блох А.Ш., Пешес Л.Я. Логическая программа для синтеза переключательных схем. Тр.ин-та машиноведения АН БССР, 1960, вып. I.
- II0. Бруевич Н.Г. Элементы синтеза устройств управления электронных цифровых математических машин. Изв. АН СССР, сер.технич.киберн., 1963, № 4, 26-43.
- III. Бутаков Е.А., Закревский А.Д. Минимизация числа состояний релейной схемы на универсальной цифровой вычислительной машине "УРАЛ". В сб.: "Проблемы передачи информации", вып. II, Изд-во АН СССР, 1962, 66-76.
- II2. Васильев Ю.Л. Минимальные контактные схемы для булевых функций четырех переменных. Докл. АН СССР, 1959, 127, № 2, 242-245.
- II3. Гаврилов М.А. Построение релейных устройств и конечных автоматов из блоков. Изв. АН СССР, сер. технич.киберн., 1963, № 3, 13-27.
- II4. Глушков В.М. О применении абстрактной теории автоматов для минимизации микропрограмм. Изв. АН СССР, сер. технич. киберн., 1964, № 1, 3-8.
- II5. Горобец В.Г. Упрощение логических схем, синтезируемых на основе одного из типов истинностно-полных элементов. В сб.: "Авт. и выч.техника". Рига, 1963, II9-II28. (АН Латв.ССР. Тр. ин-та электроники и выч.техн. Вып. 6).
- II6. Грэзданова Н.А., Картамев В.И. Синтез управляющего автомата на элементах с запоминанием. Авт. и приборостр., 1964, № 4, 26-29.
- II7. Джарарова Н.М. Решение логических задач элиминации отрицания и приведения к дизъюнктивной нормальной форме на ЭВМ. Изв. АН Азерб. ССР, сер. физ.-техн. и матем. н., 1964, № 3, 99-102.
- II8. Григорьян Ю.Г. Алгоритм решения системы логических уравнений. Журнал вычисл. матем. и матем. физ., 1962, 2, № 1, 186-189.
- II9. Григорьян Ю.Г. Арифметический метод минимизации булевых функций. Семинар "Теория автоматов", Киев, КДНТП, 1964, 24 с.
120. Григорьян Ю.Г. Использование вычислительных машин для синтеза цифровых автоматов. Изв. АН Арм.ССР, сер. техн.наук, 1963, 16, № 6, 41-47.
121. Дьяченко В.Ф. О методе перехода от логических схем алгоритмов к булевым функциям. Изв. АН СССР, сер. технич. киберн., 1963, № 6, 128-130.

122. Евтухова Т.А., Заренин Ю.Г., Музычук В.Т. Один из способов реализации внешнего языка специализированной ЭЦВМ для решения определенного класса логических задач. Авт. и приборостр., 1963, № 4, 26-30.
123. Закревский А.Д. Алгоритм разделения булевой функции. "Вычислительная техника. Автоматика. Теория информации". Томск, изд-во Томск. ун-та, 1964, 5-16. (Труды Сиб. физ.-техн. ин-та при Томск. ун-те. Вып.44).
124. Закревский А.Д. Операторный метод синтеза алгоритмических систем. Изв. высш.учеб. заведений. Радиофизика, 1959, 2, № 2, 306-315.
125. Закревский А.Д. Формализация синтеза электронной цифровой вычислительной машины. "Вычислительная техника. Автоматика. Теория информации". Томск, изд-во Томск. ун-та, 1961, 64-72. (Труды Сиб. физ.-техн. ин-та при Томск. ун-те. Вып.40.)
126. Казаков В.Д. Минимизация логических функций большого числа переменных. Автоматика и телемеханика, 1962, 23, № 9, I237-I242.
127. Капитонова Ю.В. Об алгоритме перевода булевых функций в операторную запись. "Вопросы теории математических электронных цифровых машин". Киев, КДНТИ, 1963, 3-II. (Материалы научных семинаров по теоретическим и прикладным вопросам кибернетики).
128. Карташев В.И. Применение автоматов в блоках управления цифровых вычислительных машин. Автоматика, 1963, № 6, II-16 (укр.).
129. Карташев В.И. Синтез управления арифметического устройства цифровой вычислительной машины. В сб.: "Кибернетика и вычислительная техника". Киев, "Наукова думка", 1964, 18-25. (АН УССР, Ин-т кибернетики).
130. Кирюхин В.В. Способ минимизации булевых функций и его программирование для универсальной цифровой ВМ "УРАЛ". В сб. "Проблемы передачи информации", вып. II, Изд-во АН СССР. 1962, 57-65.
131. Лазарев В.Г. Матричный метод минимизации числа внутренних состояний асинхронных конечных автоматов. Изв. АН СССР, сер. технич. киберн., 1964, № I, 36-38.
132. Лазарев В.Г., Пийль Е.И. Упрощение потенциально-импульсных форм. Автоматика и телемеханика, 1963, 24, № 2, 271-276.
133. Любченко Г.Г. Логический синтез схем устройств, реализующих булевые функции одного класса. Докл. АН УССР, 1960, № 10, I33I-I333 (укр.).
134. Любченко Г.Г. Методика выбора логических операций и механизмов их выполняющих для ЦВМ. Укр. мат. журнал, 1958, 10, № 4, 375-387.
135. Любченко Г.Г. Представление булевых функций формулами. Докл. АН УССР, 1960, № 8, I0III-I0I4 (укр.).
136. Мальцев А.Н. Анализ контактных схем с помощью конституентов. "Вычислительная техника и вопросы программирования". 1962, вып. I, 58-71. (ЛГУ. Каф. вычисл. матем. и вычисл. центр).
137. Мальцев А.Н. Синтез контактных схем на электронной машине. "Вычислительная техника и вопросы программирования". 1963, вып. 2, 39-53. (ЛГУ. Каф. вычисл. матем. и вычисл. центр.).
138. Маринов Ю.П. Об электрическом проектировании двухкаскадных диодных переключательных схем, действие которых выражено логическим уравнением в дизъюнктивной форме. Годишник маш.-электр. инст., 1961(1962), 10, № 2, I6I-I72. (болг.).
139. Мацевитый Л.В. Алгоритм минимизации схем микропрограмм. Изв. АН СССР, сер. технич. киберн., 1964, № I, 9-19.
140. Новоселов В.Г. К программированию одного метода минимизации булевых функций. "Вычислительная техника. Автоматика. Теория информации". Томск, изд-во Томск. ун-та, 1964, 3I-36. (Труды Сиб. физ.-техн. ин-та при Томск. ун-те. Вып.44).
141. Озерной В.М. Минимизация комбинационных логических схем, построенных из однофункциональных элементов. Изв. АН СССР, сер. технич. киберн., 1964, № I, 32-35.
142. Озерной В.М. О синтезе однотактных потенциальных логических схем. Автоматика и телемеханика, 1963, 24, № I, 104-108.
143. Пархоменко П.П. Синтез релейных структур на различных функционально полных системах логических элементов. Автоматика и телемеханика, 1964, 25, № 6, 963-979.

144. Пемес Л.Я. Синтез на электронной цифровой вычислительной машине переключательных схем, заданных параметрически. В сб.: "Матер. конф. молодых ученых АН БССР", 1962, 83-86.
145. Плесневич Г.С. Расположение графа на плоскости. В сб.: "Вычислительные системы", Новосибирск, 1963, вып.6, 45-56 (Сиб.отд. АН СССР, Ин-т математики).
146. Поваров Г.Н. О групповой инвариантности булевых функций. В сб.: "Применение логики в науке и технике", Изд-во АН СССР, 1960, 263-340.
147. Поспелов Д.А. Реализация логических функций в одном классе функциональных схем. Известия высш.учеб. заведений. Радиофизика, 1962, 5, № 4, 784-790.
148. Поспелов Д.А. Синтез схем, работа которых описывается временными булевыми функциями. Автоматика и телемеханика, 1960, 21, № 10, 1410-1413.
149. Поспелов Д.А., Пяткин В.П. Вопросы минимизации функций алгебры логики на современных вычислительных машинах дискретного действия. Вычислительная техника, М., 1964. (Труды МЭИ, вып.53, сб.2), 117-132.
150. Рабинович З.Л., Капитонова Ю.В. Общие принципы синтеза комбинационных схем. Журнал вычисл. матем. и матем. физ., 1963, 3, № 4, 755-765.
151. Рабинович З.Л., Мацевитый Л.В., Карташев В.И. Универсальный логический элемент и его применение. Авт. и приборостр., 1963, № 2, 39-42.
152. Рамеев Б.И., Шрейдер Ю.А. Анализ и синтез бесконтактных схем дискретного действия. Автоматика и телемеханика, 1959, 20, № 1, 70-78.
153. Сейдл Л.К. Двухкаскадные многовходовые диодные логические сети с минимальным числом диодов. Stroje na zpracovani informaci, 1963, N 9, Praha, 229 -247.
154. Стогний А.А. О минимизации булевых функций на электронных цифровых вычислительных машинах. В сб.: "Вопросы вычислительной техники", Киев, 1961, 65-70.
155. Тимофеев Б.Л. Механизация процесса нахождения минимальных вариантов релейных цепей в классе д.и.ф. В сб.: "Автом. управление", М., изд-во АН СССР, 1960, 345-353.
156. Туманин Г.Б. Минимизация неразложимых булевых функций методом приближенного функционального разложения. Докл. АН СССР, 1964, 156, № 3, 525-528.
157. Туманин Г.Б. Минимизация структуры электронных релейных устройств методом приближенного функционального разложения. Изв. АН СССР, сер. технич. киберн., 1964, № 5, 144-155.
158. Уткин А.А. Программирование некоторых задач анализа и синтеза логических схем. "Вычислительная техника. Автоматика. Теория информации". Томск, изд-во Томск. ун-та, 1961, 145-159. (Труды Сиб.физ.-техн. ин-та при Томск. ун-те. Вып.40).
159. Храпченко В.М. О синтезе схем, моделирующих д.и.ф. В сб.: "Цифр. техн. и вычисл. устр.", вып.3, М., изд-во АН СССР, 1962, 3-13.
160. Чень Цзинь-лян. К использованию свойства функциональной разделимости булевых функций для синтеза электронных схем. Л., МЭИС, 1961, 87-96. (Труды учебных ин-тов связи. Вып.7).
161. Имаукстель Н.П. Алгоритм образования множества логических схем, содержащих заданное число элементов. В сб.: "Авт. и выч. техн." Рига, 1963, 129-136. (АН Латв. ССР. Тр. ин-та электроники и выч. техн. Вып.6).
162. Akers S.B., Jr. A truth table method for the synthesis of combinational logic. IRE Trans. Electron.Comput., 1961, EC-10, N 4, 604-614.  
Синтез комбинационной схемы по таблице истинности.
163. Andahl G.N. Logical design method. Proc. 1958 WJCC, Los Angeles, May 1958, 176.  
Методы логического синтеза.
164. Arden B.W., Galler B.A., Graham R.M. An algorithm for translating Boolean expressions. Journ. ACM, 1962, 9, N 2, 222-239.  
Алгоритм перевода булевых выражений.
165. Armstrong D.B. A programmed algorithm for assigning internal codes to sequential machines. IRE Trans.Electron.Comput., 1962, EC-11, N 4, 466-472.  
Алгоритм кодирования внутренних состояний последовательностных машин.

166. Arnold R.F., Harrison M.A. Algebraic properties of symmetric and partially symmetric Boolean functions. *IEEE Trans. Electron. Comput.*, 1963, EC-12, N 3, 244-251.  
Алгебраические свойства симметрических и частично симметрических булевых функций.
167. Arthur M.E. Geometric mapping of switching functions. *IRE Trans. Electron. Comput.*, 1961, EC-10, N 4, 631-637.  
Синтез логических сетей с помощью "геометрических карт".
168. Ashenhurst R.L. The decomposition of switching functions. "Proc. of intern. symposium on the theory of switching", 1959.  
Разложение переключательных функций.
169. Aufenkamp D.D., Hohn F.E. Analysis of sequential machines. *IRE Trans. Electron. Comput.*, 1957, EC-6, N 4, 276-285.  
Анализ последовательностных машин. См. также на русск. яз. в сб.: "Математика", №3, май-июнь 1959, 129-146.
170. Bartee T.C. Automatic design of logical networks. Proc. 1959 WJCC, San Francisco, March 1959, 103-107.  
Автоматическое проектирование логических схем.
171. Bartee T.C. Computer design of multiple-output logical networks. *IRE Trans. Electron. Comput.*, 1961, EC-10, N 1, 21-30.  
Проектирование многовыходных логических сетей с помощью вычислительной машины.
172. Basu M.S., Das S.R., Choudhury A.K. A chart method for the determination of one of the minimal forms of a switching function. *J. Electron. and Control*, 1964, 16, N 4, 425-440.  
Метод определения минимальной формы переключательной функции.
173. Beatson T.J. Minimization of components in electronic switching circuits. *Commun. and Electron.*, 1958, N 37, 283-291.  
Минимизация оборудования в электронных переключательных схемах.
174. Bellman R., Holland J., Kalaba R. On an application of dynamic programming to the synthesis of logical systems. *Journ. ACM*, 1959, 6, N 4, 486-493.  
Применение динамического программирования для синтеза логических систем.
175. Benksy L.S. Block diagrams in logic design. *Proc. 1958 WJCC*, Los Angeles, May 1958, 177-178.  
Применение блок-схем в логическом проектировании.
176. Bottenbruch H.H., Grau A.A. On translation of Boolean expressions. *Commun. ACM*, 1962, 5, N 7, 384-386.  
Перевод булевых выражений (с алгоритмического языка на машинный).
177. Breder D.M. The logical procedures needed for finding the minimals of a Boolean function on a digital computer. "1957 Summer Inst. for Symbolic Logic Summaries", Cornell Univ., 1960, 210-211.  
Логические операции, необходимые для нахождения минимальных форм булевой функции на ЦВМ.
178. Brunin J. Simplification des fonctions logiques a grand nombre de variables. *Revue A tijdschrift*, 1963, 5, N 3, 135-144. (франц.).  
Упрощение логических функций большого числа переменных.
179. Burks A.W. Toward a theory of automata based on more realistic primitive elements. *Inform. process.*, 1962, Amsterdam, N.Holland Publ.Co., 1963, 379-385.  
К теории автоматов, основанной на более реальных элементах.
180. Burks A.W., Copi J.M. The logical design of an idealized general purpose computer. *J. Franklin Inst.*, 1956, 261, N 3, 299-314; N 4, 421-436.  
Логическое проектирование идеализированной универсальной вычислительной машины.
181. Burwick H. Erzeugung der irredundanten Normalformen aus sogenannten Ausdrücken. *Elektron. Rechenanlag.*, 1963, 5, N 3, 108-117. (нем.).  
Получение неизбыточных нормальных форм формул алгебры логики с помощью ЦВМ.

182. Butler K.I., Warfield J.N. A digital computer program for reducing logical statement to a minimal form. Proc. Nat. Electr. Conf., vol. 15. Chicago, Ill., Nat. Electr. Conf., 1960, 456-466.  
Минимизация логических выражений с помощью вычислительной машины.
183. Choudhury A.K., Basu M.S. A mechanized chart for simplification of switching functions. IRE Trans. Electron. Comput., 1962, EC-11, N 5, 713-714.  
Механизированная диаграмма для упрощения переключательных функций.
184. Choudhury A.K., Basu M.S. On detection of group invariance or total symmetry of a Boolean function. Indian J. Phys., 1962, 36, N 1, 31-42.  
Определение групповой инвариантности или полной симметрии булевых функций.
185. Choudhury A.K., Basu M.S. On the minimization of Boolean functions. Indian J. Phys., 1962, 36, N 1, 1-12.  
О минимизации булевых функций.
186. Choudhury A.K., Basu M.S., Das S.R. On adaptation of the grouping chart and simplification of multiple-output switching functions. Indian J. Phys., 1962, 36, N 10, 521-532.  
Табличный метод упрощения многовыходовых переключательных схем.
187. Choudhury A.K., Basu M.S., Das S.R. On a method of simplification of multiple-output switching functions. J. Electron. and Control, 1964, 16, N 2, 223-237.  
Об одном методе упрощения многовыходовых переключательных схем.
188. Chu J.T. Some methods for simplifying switching circuits using "don't care" conditions. Journ. ACM, 1961, 8, N 4, 497-512.  
Некоторые методы упрощения неполноценных определенных переключательных функций.
189. Comstock D.R. A note on multiplying Boolean matrices II. Commun. ACM, 1964, 7, N 1, 13.  
Об умножении булевых матриц. II.
190. Cooper H.K. Economical logic circuit design. Electronic Industries, 1962, 21, N 2, 94-96.  
Проектирование экономичных логических схем.
191. Curtis H.A. Generalized tree circuit - the basic building block of an extended decomposition theory. Journ. ACM, 1963, 10, N 4, 562-581.  
Обобщенное дерево - основной элемент расширенной теории разложения логических функций.
192. Curtis H.A. Use of decomposition theory in the solution of the state assignment problem of sequential machines. Journ. ACM, 1963, 10, N 3, 386-411.  
Использование теории разложения при решении проблемы кодирования внутренних состояний последовательностных машин.
193. Dadda L. Introduzione alla teoria della commutazione: le funzioni di commutazione e loro classificazioni. Alta frequenza, 1961, 30, N 4, 263-271 (итал.).  
Введение в теорию переключательных функций: переключательные функции и их классификация.
194. Dadda L. Sulla sintesi di reti di commutazione con minimo numero di componenti. Alta frequenza, 1961, 30, N 4, 272-278 (итал.).  
К вопросу о синтезе переключательных схем с минимальным числом элементов.
195. Davies D.W. Switching functions of three variables. IRE Trans. Electron. Comput., 1957, EC-6, N 4, 265-275.  
Переключательные функции трёх переменных.
196. Earle J. Synthesizing minimal stroke and dagger functions. IRE Int. Conv. Rec., 1960, pt. 2, 55-65.  
Синтез минимальных схем из элементов, реализующих функции И-НЕ и ИЛИ-НЕ.
197. Elsey J. An algorithm for synthesis of large sequential switching circuits. Univ. of Illinois, AD-418163, May 1963, 49 p.  
Алгоритм синтеза больших последовательностных схем. (Реф.: Comp. Abstr., 1964, 8, N 4, 736).
198. Engel H.L. Machine language in digital computer design. Proc. 1958 WJCC, Los Angeles, May 1958, 182-186.  
Применение машинного языка при проектировании ЦВМ.

199. Epstein G. Synthesis of electronic circuits for symmetric functions. IRE Trans. Electron. Comput., 1958, EC-7, N 1, 57-60.  
Синтез электронных схем, реализующих симметрические функции.
200. Ewing A.C., Roth J.P., Wagner E.G. Algorithms for logical design. Commun. and Electron., 1961, N 56, 450-458.  
Алгоритмы логического проектирования.
201. Florine J. Analyse automatique d'une fonction logique incomplément définie. Revue A tijdschrift, 1964, 6, N 2, 83-94 (франц.).  
Автоматический анализ недоопределённых логических функций
202. Florine J. Méthode de synthèse des fonctions d'entrée dans les organes de mémoire des circuits logiques séquentiels. Revue A tijdschrift, 1963, 5, N 2, 79-89, 128-129. (франц.).  
Метод синтеза функций переключения запоминающих элементов последовательностных логических схем.
203. De Francesco H.F., La Crosse T.R. Automated logical design. 1963 IEEE Int. Conv. Rec., New York, March 1963, p.4, 94-101.  
Автоматизация логического синтеза.
204. Gasale M.J. Irredundant disjunctive and conjunctive forms of a Boolean function. IBM J. Res. and Dev., 1957, 1, N 2, 171-176.  
Ненеизбыточные дизъюнктивные и конъюнктивные нормальные формы булевой функции.
205. Gill A. Minimization of contact networks subject to reliability specifications. IRE Trans. Electron. Comput., 1960, EC-9, N 1, 122-123.  
Минимизация контактных схем с учётом надёжности.
206. Gordon W.L. Data processing techniques in design automation. Proc. 1960 EJCC, New York, Dec. 1960, 205-210.  
Методы обработки данных при автоматизации проектирования.
207. Grasselli A. Un procedimento per la sintesi di reti logiche combinatorie. Alta Frequenza, 1962, 31, N 10, 673-684. (итал.).  
Метод синтеза комбинационных логических сетей.
208. Grisamore N.T., Rotolo L.S., Uyehara C.U. Logical design using the stroke function. IRE Trans. Electron. Comput., 1958, EC-7, N 2, 181-183.  
Синтез схем из элементов, реализующих функции И-НЕ.
209. Gushurst R.S. Designing a simple game computer. ISA Journal, 1961, 8, N 4, 56-57.  
Синтез простой игровой вычислительной машины.
210. Harris B. An algorithm for determining minimal representations of a logic function. IRE Trans. Electron. Comput., 1957, EC-6, N 2, 103-108.  
Алгоритм минимизации логической функции.
211. Harrison M.A. On the number of classes of  $(n, k)$  switching networks. J. Franklin Inst., 1963, 276, N 4, 313-327.  
О числе классов  $(n, k)$ - полисных логических сетей.
212. Haskovec J.S. A contribution to the problem of sequential function realization by given logic elements. Inform. Proc. Machines, Praha, 1964, N 10, 69-77.  
К вопросу о реализации последовательностных функций заданными логическими элементами.
213. Hazeltine B. Construction of irredundant multilevel switching functions. IEEE Trans. Electron. Comput., 1964, EC-13, N 4, 468-470.  
Построение неизбыточных форм многокаскадных переключательных функций.
214. Heijn H.J. Representations of switching functions and their application to computers. Phillips Res. Repts., 1960, 15, N 5, 448-491.  
Представления переключательных функций и их применение к вычислительным машинам.
215. Hellerman L. A catalog of three-variable OR-Invert and And-Invert logical circuits. IEEE Trans. Electron. Comput., 1963, EC-12, N 3, 198-223.  
Каталог минимальных реализаций функций трёх переменных элементами ИЛИ-НЕ и И-НЕ.
216. Hellerman H., Senzig D.N. Realizing Boolean connectives on the IBM 1620. Commun. ACM, 1963, 6, N 7, 385.  
Реализация булевых операций на машине IBM 1620.

217. Hesse V.L. The advantages of logical equation techniques in designing digital computers. Proc. 1958 WJCC, Los Angeles, May 1958, 186-188, disc. 189-192.  
Преимущества использования логических уравнений при проектировании цифровых вычислительных машин.
218. Hirschhorn E. Simplification of a class of Boolean functions. Journ. ACM, 1958, 5, N 1, 67-75.  
Упрощение булевых функций одного класса.
219. House R.W., Rado T. Implementation of logic. IRE Trans. Mil. Electr., 1962, Mil-6, N 3, 297-302.  
Программы для обработки логических выражений.
220. House R.W., Rado T. On a computer program for obtaining irreducible representations for two-level multiple input-output logical systems. Journ. ACM, 1963, 10, N 1, 48-77; N 2, 256.  
Получение неизбыточных представлений двухкаскадных логических систем со многими входами и выходами с помощью вычислительной машины.
221. Howard R.L. New methods of simplifying Boolean functions. Applications and Industry, 1959, 43, N 7, 134-143.  
Новые методы упрощения булевых функций.
222. Huffman D.A. The synthesis of sequential switching circuits. J. Franklin Inst., 1954, 257, N 3, 161-190; N 4, 257-303.  
Синтез последовательностных переключательных схем.
223. Huskey H.D., Wattenburg W.H. Compiling techniques for Boolean expressions and conditional statements in ALGOL-60. Commun. ACM, 1961, 4, N 1, 70-75.  
Компилирующие программы для булевых выражений и условных операторов, записанных на языке АЛГОЛ-60.
224. Karp R.M. Functional decomposition and switching circuit design. J. Soc. Ind. & Applied Maths., 11, June 1963, 294-335.  
Функциональное разложение и синтез переключательных схем.
225. Karp R.M., McFarlin F.E., Roth J.P., Wilts J.R. A computer program for the synthesis of combinational switching circuits. Proc. AIEE 2nd annual symp. on switching circuit theory. Detroit, Mich., Oct, 17-20, 1961.  
Программа синтеза комбинационных переключательных схем.
226. Katz J.H. Optimizing bit-time computer simulation. Commun. ACM, 1963, 6, N 11, 679-685.  
Оптимизация потактного моделирования ЦВМ.
227. Kellett P. The Elliott Sheffer stroke static switching system. Electronic Engineering, 1960, 32, N 391, 534, 539.  
Статическая переключательная система на элементах Неффера.
228. Klinikowski J.J. A logical approach to logic circuits. Electronic Industries, 1963, 22, N 5, 110-114.  
Логический подход к логическим схемам.
229. Kudielka V. Ein Verfahren zur Ermittlung aller nicht redundanten zweistufigen Darstellungen einer logischen Funktion. Elektron. Rechenanlag., 1963, 5, N 1, 11-21. (нем.).  
Метод определения всех неизбыточных двухкаскадных реализаций логической функции.
230. Lawler E.L. An approach to multilevel boolean minimization. Journ. ACM, 1964, 11, N 3, 283-295.  
Метод минимизации многокаскадных логических схем.
231. Ledley R.S. Boolean matrix equations in digital circuit design. IRE Trans. Electron. Comput., 1959, EC-8, N 2, 131-139.  
Применение булевых матриц в проектировании логических схем.
232. Liu C.N. A state variable assignment method for asynchronous sequential switching circuits. Journ. ACM, 1963, 10, N 2, 209-216.  
Кодирование внутренних состояний асинхронных последовательностных переключательных схем.
233. Loberman H., Weinberger A. Formal procedures for connecting terminals with a minimum total wire length. Journ. ACM, 1957, 4, N 4, 428-437.  
Формальные методы соединения контактов при минимальной суммарной длине проводников.
234. Łakomu M. Minimalizacja wielowyjściowych sieci logicznych. Prace Przem. Inst. Telekomun., 1963, 13, N 40, 1-4 (польск.).  
Минимизация многовыходных логических сетей.

235. Maitra K.K. A map approach to the solution of a class of Boolean functional equations. Commun. and Electron., 1962, N 59, 34-36.  
Табличный метод решения булевых функциональных уравнений одного класса.
236. Mayeda W. Synthesis of switching functions by linear graph theory. IBM J. Res. and Dev., 1960, 4, N 3, 321-328.  
Использование линейной теории графов для синтеза переключательных схем.
237. Meo A.R. On the minimal third order expression of a Boolean function. Proc. Third Ann. Symp. on Switch. Circ. and Log. Des., Chicago, 7-12 Oct. 1962.  
О минимальной трёхкаскадной реализации булевой функции.
238. Meo A.R. Sul problema della copertura di una funzione logica. Alta Frequenza, 1963, 32, N 10, 722-729 (итал.).  
К вопросу о минимизации логической функции.
239. Meo A.R. Un procedimento rapido per la riduzione di una rete logica a tre livelli. Alta Frequenza, 1963, 32, N 4, 283-291 (итал.).  
Метод минимизации трёхкаскадных логических сетей.
240. McCluskey E.J., Jr. Minimal sums for Boolean functions having many unspecified fundamental products. Commun. and Electron., 1962, N 63, 387-392.  
Минимизация булевых функций с многими неопределенными состояниями.
241. McCluskey E.J., Jr., Schorr H. Essential multiple-output prime implicants. Princeton Univ., PB 157804-23, April 1962, 37 p.  
Синтез минимальных многовыходных двухкаскадных комбинационных схем.  
(Реф.: Comp. Abstr., 1963, 8, N 5, 1007).
242. Mott T.H. An algorithm for determining minimal normal forms of an incomplete truth function. Commun. and Electron., 1961, N 53, 73-76.  
Алгоритм определения минимальных нормальных форм неполностью определённой логической функции.
243. Mott T.H. Determination of the irredundant normal forms of a truth function by iterated consensus of the prime implicants. IRE Trans. Electron. Comput., 1960, EC-9, N 2, 245-252.  
Определение неизбыточных нормальных форм логической функции.
244. Mott H., Carroll C.C. Numerical procedures for Boolean function minimization. IEEE Trans. Electron. Comput., 1964, EC-13, N 4, 470.  
Арифметический метод минимизации булевых функций.
245. Mukhopadhyay A. Detection of disjuncts of switching functions and multi-level circuit design. J. Electron. and Control, 1961, 10, N 1, 45-55.  
Синтез многокаскадных схем с помощью дизъюнктивного разложения переключательных функций.
246. Naslin P. A note on the simplification of Boolean functions. Process Control and Automation, 1961, 6, N 6, 231-235.  
Упрощение булевых функций.
247. Ninomiya Ichiro. A study of the structures of Boolean function and its application to the synthesis of switching circuits. Mem. Fac. Engng., Nagoya Univ., 1961, 13, N 2, 149-363.  
Исследования структур булевых функций и их применения к синтезу переключательных схем.
248. Ninomiya Ichiro. On the number of genera of Boolean functions of n variables. Mem. Fac. Engng., Nagoya Univ., 1959, 11, N 1-2, 54-58.  
О числе родов булевых функций в n переменных.
249. North J.H. A machine evaluation of logical building blocks. "1957 Summer Inst. for Symbolic Logic Summaries", Cornell Univ., 1960, 56-58.  
Оценка логических элементов с помощью ЦВМ.
250. Petrick S.R. A direct determination of the irredundant forms of a Boolean function from the set of prime implicants. TR 56-101, Air Force Cambridge Research Center, 1956.  
Непосредственное определение неизбыточных форм булевой функции по набору первичных импликант.

251. Petrick S.R. On the minimal covering problem. Air Force Cambridge Research Labs., AD-415321, June 1963, 36p.  
0 проблеме минимального покрытия.  
(Реф.: Comp. Abstr., 1964, 8, N 2, 267).
252. Pinet M.A. Système de circuits logiques rapides à élément de base unique. L'Onde électrique, 1961, 41, N 416, 905-923 (франц.).  
Построение быстродействующих логических схем из универсальных элементов.
253. Polansky R.B. Minimization of multiple-output switching circuits. Commun. and Electron., 1961, N 53, 67-73.  
Минимизация переключательных схем со многими выходами.
254. Prather R. Computational aids for determining the minimal form of a truth function. Journ. ACM, 1960, 7, N 4, 299-310.  
Вычислительные методы для определения минимальной формы логической функции.
255. Rado T. Egy újabb eljárás Boole-függvények egyszerűsítésére és annak alkalmazása logikai áramkörök tervezésénél. "Mérés és automat.", 1964, 12, N 4-5, 144-147 (венг.).  
Новый метод упрощения булевых функций и его применение при проектировании логических схем.
256. Rado T. Comments on the presence function of Gazale. IBM J. Res. and Dev., 1962, 6, N 2, 268-269.  
Замечания по поводу функции выбора Gazale.
257. Richards R.K. Logical design methods. Proc. 1958 WJCC, Los Angeles, May 1958, 179-181.  
Методы логического проектирования.
258. Roth J.P. Algebraic topological methods in synthesis. Ann. Comput. Lab., Harvard Univ., 1959, 29, 57-73.  
Алгебро-топологические методы синтеза.
259. Roth J.P. Minimization over Boolean trees. IBM J. Res. and Dev., 1960, 4, N 5, 543-558.  
Минимизация булевых деревьев.
260. Roth J.P. Two logical minimization problems. "1957 Summer Inst. for Symbolic Logic Summaries", Cornell Univ., 1960, 396-401.  
Две логические задачи минимизации.
261. Roth J.P., Karp R.M. Minimization over Boolean graphs. IBM J. Res. and Dev., 1962, 6, N 2, 227-238.  
Минимизация булевых графов.
262. Sawicki Z. Pewna metoda syntezы sieci logicznych. Prace Instytutu Maszyn Matematycznych PAN, t. III, Praca B7(20), Warszawa, 1964, 37 s. (польск.).  
Об одном методе синтеза логических сетей.
263. Scheinman A.H. A method for simplifying Boolean functions. Bell Syst. Techn. J., 1962, 41, N 4, 1337-1346.  
Метод упрощения булевых функций.
264. Scheinman A.H. A numerical-graphical method for synthesizing switching circuits. Commun. and Electron., 1958, N 34, 687-689.  
Численно-графический метод синтеза переключательных схем.
265. Scheinman A.H. The numerical-graphical method in the design of multiterminal switching circuits. Commun. and Electron., 1959, N 45, 515-519.  
Численно-графический метод синтеза переключательных схем.
266. Schubert E.J. Logical design by regression. Commun. and Electron., 1961, N 56, 380-383.  
Логический синтез методом регрессии.
267. Schubert E.J. Matrix algebra of sequential logic. Commun. and Electron., 1960, N 46, 1074-1079.  
Матричная алгебра последовательностных логических сетей.
268. Schubert E.J. Matrix analysis of logical networks. Commun. and Electron., 1958, N 35, 10-13.  
Матричный анализ логических сетей.
269. Schubert E.J. Matrix synthesis of high-speed logic. Commun. and Electron., 1959, N 41, 4-8.  
Матричный синтез быстродействующих логических схем.
270. Schubert E.J. Simultaneous logical equations. Commun. and Electron., 1960, N 46, 1080-1083.  
Совместные логические уравнения.

271. Schubert E.J. Symmetric switching functions. Commun. and Electron., 1960, N 46, 1083-1087.  
Симметрические переключательные функции.
272. Schubert E.J. The relative merits of minimization techniques for switching circuits. IEEE Trans. Electron. Comput., 1963, EC-12, N 3, 321-322.  
Сравнительные оценки методов минимизации переключательных схем.
273. Schubert E.J. Universal modulus. Commun. and Electron., 1961, N 52, 778-780.  
Универсальные логические элементы.
274. Semon W.L. Characteristic numbers and their use in the decomposition of switching functions. Proc. Assoc. Comp. Mach., May 1952, 273-280.  
Характеристические числа и их использование в разложении переключательных функций.
275. Sklansky J. General synthesis of tributary switching networks. IEEE Trans. Electron. Comput., 1963, EC-12, N 5, 464-469.  
Основы синтеза переключательных схем из элементов, реализующих функции двух переменных.
276. Slepian D. On the number of symmetry types of Boolean functions of  $N$  variables. Canadian Journ. of Math., 1953, 5, N 2, 185-193.  
О числе типов симметрии булевых функций  $n$  переменных.
277. Sussenguth E.H., Jr. An algorithm for automatic design of logical cryogenic circuits. IRE Trans. Electron. Comput., 1961, EC-10, N 4, 623-630.  
Алгоритм автоматического проектирования логических схем на криотронах.
278. Svoboda A. Analysis of Boolean functions by logical punch-cards. Stroje na zpracování informaci, 1959, N 7, Praha, 1960, 13-20.  
Анализ булевых функций с помощью логических перфокарт.
279. Svoboda A. An algorithm for solving Boolean equations. IEEE Trans. Electron. Comput., 1963, EC-12, N 5, 557-559.  
Алгоритм решения булевых уравнений.
280. Svoboda A. Some applications of contact grids. Ann. Comput. Lab. Harvard Univ., 1959, 29, 293-305.  
Некоторые приложения контактных решёток.
281. Theado D. An algorithm for synthesizing NOR logic circuits. Ohio State Univ., AD-439014, 28 feb. 1964, 81p.  
Алгоритм синтеза логических сетей из элементов типа ИЛИ-НЕ.  
(Реф.: Comp. Abstr., 1964, 8, N 10, 2283).
282. Troye N.C.de. Classification and minimization of switching functions. Philips Res. Repts., 1959, 14, N 2, 151-193, N 3, 250-292.  
Классификация и минимизация переключательных функций.
283. Vincent-Carrefour J. Optimisation d'un schéma en logique modulaire. Rev. franç. traitem. l'inform. Chiffres, 1964, 7, N 2, 217-250 (франц.).  
Оптимизация логических схем, построенных из универсальных модулей.
284. Waligórska S. Calculation of prime implicants of truth functions. Algorytmy, 1963, 1, N 2, 77-89.  
Вычисление первичных импликант логических функций.
285. Waligórska S. On superpositions of zero-one functions. Algorytmy, 1963, 1, N 2, 91-98.  
О суперпозициях логических функций.
286. Wang Hao. Circuit synthesis by solving sequential Boolean equations. Z. Math. Logik. Grundlagen Math., 1959, Bd. 5, N 3/4, 291-322.  
Синтез схем на основе решения последовательностных булевых уравнений.
287. Weimer D.L. A serial technique to determine minimum paths. Commun. ACM, 1963, 6, N 11, 664-666.  
Последовательный метод нахождения минимальных путей.
288. Weitzsch F. Minimalisierung einiger Verknüpfungsklassen der logischen Algebra. Arch. elektr. Übertrag., 1963, 17, N 10, 453-460 (нем.).  
Минимизация некоторых классов логических функций.
289. Wells M.B. Application of finite set covering theorem to the simplification of Boolean function expressions. Inform. Process., 1962, 731-735.  
Применение теоремы о покрытии конечных множеств к упрощению булевых функций.

4. ПОСТРОЕНИЕ ПРИНЦИПИАЛЬНЫХ И МОНТАЖНЫХ СХЕМ. ПОДГОТОВКА ДОКУМЕНТАЦИИ ДЛЯ ПРОИЗВОДСТВА, НАЛАДКИ И ЭКСПЛУАТАЦИИ ЦВМ.

290. Ландau И.Я. Об автоматизации проектирования ЭЦВМ. Автоматика и телемеханика, 1964, 25, №II, 1581-1587.
291. Таренков В.А. Алгоритм нахождения кратчайшего пути. В сб.: "Вычислительные системы", Новосибирск, 1963, вып. 6, 41-44 (Сиб. отд. АН СССР, Ин-т математики).
292. Харченко В.Л. О машинном методе проектирования соединений. В сб.: "Вычислительные системы", Новосибирск, 1963, вып. 6, 32-40 (Сиб. отд. АН СССР, Ин-т математики).
293. Altman G.W., De Campo L.A., Warburton C.R. Automation of computer panel wiring. Commun. and Electron., 1960, N 48, 118-125.  
Автоматизация составления монтажной схемы вычислительной машины.
294. Boley C.W., Pickett E.C. Computer aids preparation of wiring diagrams and manufacturing drawings. IEEE Trans. Aerospace, 1964, AS-2, N 2, 605-609.  
Изготовление монтажных схем и производственных чертежей с помощью ЦВМ.
295. Brown R., Putman G. The automation of topological layout. Commun. and Electron., 1962, N 60, 136-139.  
Автоматизация монтажа.
296. Case P.W., Graff H.H., Griffith L.E., Le Clercq A.R., Murrey W.B., Spence T.M. Solid logic design automation. IBM J. Res. and Dev., 1964, 8, N 2, 127-140.  
Автоматизация проектирования ЦВМ модульной конструкции.
297. Computer programmed to design computer. Datamation, 1961, 7, N 2, 27.  
Разработка вычислительной машины с помощью программы на другой машине.
298. Connolly T.A. Automatic system and logical design techniques for the RW-33 computer system. 1960 IRE Int. Conv. Rec., p. 2, 124-132.  
Применение автоматических методов при проектировании вычислительной системы RW-33.

299. Eckl J.J., Meyer C.F. Designing counting circuits with static-switching blocks. Electro-Technology, 1962, 59, N 5, 133-137.  
Построение счётных схем из статических логических модулей.
300. Evans D.H. Modular design - a special case in nonlinear programming. Operat. Res., 1963, 11, N 4, 637-647.  
Модульное проектирование как частный случай нелинейного программирования.
301. Fuchi K., Nishino H. Automatic data processing in the wiring of a digital computer. Information Processing in Japan, 1961, 1, 75-78.  
Автоматическая обработка информации при проектировании монтажных схем ЦВМ.  
(Реф: Comp. Abstr., 1964, 8, N 11, 2568).
302. Funk G., Görling H. Über Funktionssimulation und automatische Erstellung von Verdrahtungslisten von Schaltungsnetzwerken. Elektron. Rechenanlag., 1962, 4, N 1, 14-21. (нем.).  
Логическое моделирование и автоматическое составление монтажных схем вычислительных машин.
303. Gamblin R.L., Jacobs M.Q., Tunis C.J. Automatic packaging of miniaturized circuits. "Advances Electron. Circuit Packag.", v. 2, Englewood, Colo., Cahners Publ. Co., 1962, 219-231, disc. 231-232.  
Автоматическое размещение миниатюризованных схем.
304. Glaser R.H. A quasi-simplex method for designing sub-optimum packages of electronic building blocks (Burroughs 220). "Proc. of the 1959 Computer Applications Symposium", Chicago, 1960, 100-111.  
Квазисимплексный метод проектирования субоптимального расположения электронных модулей.
305. Hannig W.A., Mayes T.L. Impact of automation on digital computer design. Proc. 1960 EJCC, New York, Dec. 1960, 211-232.  
Влияние автоматизации на проектирование цифровых вычислительных машин.
306. Johnson A.H. Programmed component insertion machines assemble computer logic cards. Control Engng., 1962, 9, 1, 61-63,  
Станки с программным управлением собирают ячейки вычислительных машин.

307. Kalish H.M. Machine-aided preparation of electrical diagrams. Bell.Lab. Rec., 1963, 41, N 9, 338-345.  
Обработка электрических схем с помощью вычислительной машины.
308. Kirby D.B., Rosenthal C.W. Computer program for preparing wiring diagrams. Commun. and Electron., 1961, N 57, 509-512.  
Программа для составления монтажных схем.
309. Kloomok M., Case P.W., Graff H.H. The recording, checking and printing of logic diagrams. Proc. 1958 IJCC, Philadelphia, Dec. 1958, 108-118.  
Автоматическое составление монтажной документации.
310. Leiner A.L., Weinberger A., Coleman C., Loberman H. Using digital computers in the design and maintenance of new computers. IRE Trans. Electron. Comput., 1961, EC-10, N 4, 680-690.  
Использование цифровых вычислительных машин при проектировании и эксплуатации новых вычислительных машин.
311. Lung G. Erstellen von Verdrahtungsunterlagen mit den ER-56. "SEL-Nachr.", 1962, 10, N 1, 13-17 (нем.).  
Составление монтажных схем с помощью вычислительной машины ER-56.
312. Mars G. Elaboration automatique des documents d'étude de calculateurs électroniques ses conséquences sur la fabrication des ordinateurs. "Deuxième Congr.Assoc. franç.calcul. et traitem. inform.AFCALTI. Paris, 1961", Paris, 1962, 427-432. (франц.).  
Автоматическая обработка данных для новых типов вычислительных машин.
313. Mars G. Elaboration automatique des documents d'étude de calculateurs électroniques. Procédées Electron., 1961, N 9, 14-16 (франц.).  
Автоматическая разработка документов при конструировании электронных вычислительных машин.
314. O'Connor T.J. A computer-aided parts data processing system. Bell. Lab. Rec., 1963, 41, N 8, 294-302.  
Система обработки данных о деталях с помощью вычислительной машины.
315. Rockett F.A. A systematic method for computer simplification of logic diagrams. 1961 IRE Int.Conv. Rec., p.2, 217-223.  
Автоматическое упорядочение логических схем вычислительных машин.
316. Rosenthal C.W. Machine aids to design. Bell.Lab. Rec., 1962, 40, N 2, 51-54.  
Применение вычислительных машин при проектировании.
317. Rosenthal C.W. Computing machine aids to a development project. IRE Trans. Electron.Comput., 1961, EC-10, N 3, 400-406.  
Применение вычислительной машины при проектировании вычислительных машин.
318. Shafer O.B. Reducing wiring lengths. Electro-Technology, 1962, 70, N 4, 92-95.  
Сокращение длины монтажных проводников.
319. Steinberg L. The backboard wiring problem : a placement algorithm. SJAM Rev., 1961, 3, I, N 1, 37-50.  
Алгоритм размещения монтажных проводов.
320. Steinberg L., Kolman B. Automated computer card design. Preprints 16 Nat.Meet.ACM, 1961, 13B4.  
Автоматическое проектирование стандартных ячеек вычислительной машины.
321. Wiseman W.E. Application of list-processing methods to the design of interconnections for a fast logic system. Comput.J., 1964, 6, N 4, 321-327.  
Программные методы проектирования соединений в быстро действующих логических системах.

Составил Я.И.Фет.