

ВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ

Сборник трудов

Института математики СО АН СССР

1967 г.

Выпуск 26

---

ОБ ОБЪЕДИНЕНИИ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ  
СО СТРУКТУРНО ОДНОРОДНЫМ ЛОГИЧЕСКИМ УСТРОЙСТВОМ

А.П.Вишневский.

При построении комбинированных вычислительных систем на базе вычислительных сред, структурно однородных логических устройств и вычислительных машин [1] возникает необходимость в разработке устройств, которые должны осуществлять согласование разрядности и физических параметров объединяемых объектов. Такое устройство, назовем его устройством согласования, должно совместно с цифровой вычислительной машиной оперативно производить настройку вычислительной среды на реализацию той или иной логической схемы, осуществлять ввод и вывод обрабатываемой в среде информации [2].

Настоящая работа посвящена исследованию этого вопроса.

Вычислительная среда как автомат описывается системой уравнений:

$$Z(t+1) = \varphi[x(t), \theta(t)],$$

$$\theta(t) = \psi[\theta(t-1), U(t-1)],$$

где  $x = \{x_1^A, x_2^B, x_3^C, x_4^D\}$  - множество операторов, характеризующих входы в логическое поле среды со структурой в виде двумерной прямоугольной решетки, содержащей  $A$  горизонтальных и  $B$  вертикальных рядов функциональных четырехполюсных элементов; индексы над операторами указывают местность оператора.

$Y = \{Y_{V1,2}^{2A}, Y_{V3}^A, Y_{W1,2}^{2B}\}$  - множество операторов указанной местности, характеризующих управляющие горизонтальные и вертикальные шины настроичного поля. На каждый вертикальный ряд функциональных элементов приходится по две шины, на горизонтальный ряд - по три шины, две из которых служат для установки в среде связей и одна для их разрушения. Для удобства представления информации на выходах последние характеризуются отдельным оператором  $Z = \{Z_1^A, Z_2^B, Z_3^A, Z_4^B\}$  - множество операторов, характеризующих выходы логического поля среды.

$\Theta = \{\theta_1, \theta_2, \dots, \theta_p\}$  - множество состояний настроичного поля среды.

Информация на входы вычислительной среды может подаваться с выходного регистра машины. Последний имеет ограниченную разрядность  $N$ . Поэтому непосредственное соединение машины со средой в этом случае не представляется возможным. Необходимо выводимую из памяти машины информацию запоминать в каких-то регистрах, а затем по мере накопления её выдавать на соответствующие входы среды. Наряду с выводом настроичной и обрабатываемой информации из памяти машины должна извлекаться информация, кодирующая распределение первой на соответствующее подмножество входов среды. К решению этого вопроса можно подойти двумя путями, которые определяют специфику представления информации в машине. В одном случае требуется два машинных слова: в первом - зашифрован номер подмножества входов среды, на которые необходимо подать информацию, во втором слове записана непосредственно эта информация. При этом на вывод информации из памяти машины в регистр требуется два временных такта, специальное запоминающее устройство, переключающее каналы считывания информации, а также большой расход ячеек памяти ОЗУ машины. Более рациональным представляется размещать оба вида информации в одном машинном слове. Для этого часть разрядов слова (будем называть её числовой) отводится непосредственно под настроичную или обрабатываемую информацию, другая часть (назовем её командной) - под информацию, указывающую, для ка-

кого множества входов она предназначена. Такое представление информации позволяет сократить объем занимаемой в машине памяти и сделать схему устройства согласования более компактной.

На рис. I приведена блок-схема согласующего устройства, где I - блок ввода информации в настроичное поле, содержащий регистры  $P_1$  и  $P_2$ , подсоединеные ко входам, соответствующим операторам  $Y_{V1,2}^{2A}, Y_{V3}^A; Y_{W1,2}^{2B}$ ; II - блок ввода информации

в логическое поле структурно однородного логического устройства, содержащий регистры  $P_3$  и  $P_4$ , подсоединеные ко входам логического поля (операторы  $x_1^A, x_2^B$ ) и к выходному регистру ЦВМ; III - блок вывода информации из среды в ЦВМ, включающий в себя регистр  $P_5$ , соединенный, с одной стороны, с выходами логического поля (оператор  $Z^B$ ), а с другой стороны, со входом ЦВМ; IV - блок управления согласующим устройством. Блок IV коммутирует входы регистров  $P_1, P_2, P_3, P_4$  с выходным регистром ЦВМ и их входы со входами настроичного и логического полей среды, соответственно, а также входы и выходы регистра  $P_5$  с выходами логического поля среды и входным регистром ЦВМ, соответственно. В него входит дешифратор  $D$ , блок запрета БЗ, схема задержки СЗ.

Все регистры имеют одинаковую функциональную структуру. Каждый регистр состоит из подрегистров  $P_{iK}$ , где  $i$  - номер регистра,  $K$  - номер подрегистра в этом регистре. Они включают в себя непосредственно регистр памяти, выполненный на триггерах со входами  $S' = (S' = 1', 2', \dots, 13')$  для установки подрегистра в нулевое состояние ключами записи информации в подрегистр из машины ( $K_{iK}$ ) или логического поля ( $K_5$ ), ключами для считывания информации из регистров ( $C_i$ ), формирователями ( $\Phi_i$ ) для увеличения нагрузочной способности. Число разрядов в подрегистре равно  $N_r = N - N_a$ , где  $N_a = \log_2 n$  - число разрядов, отведенных под командную часть слова,  $n$  - число выходов блока управления (на схеме  $n_o = 18$ ). Количество подрегистров в регистре зависит от местности входных и выходных операторов среды и равно  $n_1 = 2^A/N_r$ ,  $n_2 = 2^B/N_r$ ,  $n_3 = n_5 = A/N_r$ ,

$n_4 = B/N_r$  для регистров  $P_1, P_2, P_3, P_4$ , соответственно.

Запись информации в подрегистры осуществляется по командам, подаваемым на входы 1, 2, ..., 13 ключей  $K_{iK}$  с одноименных выходов блока управления. Одновременно информация может быть записана только в один подрегистр. Всякий раз перед записью




Рис. I.

информации он устанавливается в состояние "0", для чего входы  $I', 2', \dots, 13'$  подсоединяются к соответствующим входам блока управления. Запись информации в подрегистр может осуществляться в произвольном порядке в зависимости от кода в командной части выходного регистра машины. После занесения информации в регистры производится её считывание через ключи  $C_1, C_2, \dots, C_{13}$ . Сигналы, разрешающие считывание, поступают на входы  $I_6, I_7, I_8, I_4, I_5$  с одноименных выходов блока управления.

Регистры  $P_1, P_2$  служат одновременно как для организации связей в среде, так и для их разрушения. Чтобы не тратить дополнительного оборудования на организацию схемы разрушения связей в среде, для унификации представления чисел в машине часть выходов регистра  $P$ , коммутируется с помощью ключей  $C'$ , к шинам, соответствующим оператору  $U_{V3}^A$ .

Сигналы с командной части выходного регистра ЦВМ снимаются на дешифратор  $D$  через маломощные формирователи  $\Phi_6$ . Дешифратор преобразует двоичное число в десятичное, закодированное пространственным расположением выхода. С выходов дешифратора  $D$  сигналы подаются через блок задержки  $B3$  на формирователи  $\Phi_9$ , возбуждающие входы ключей  $K_{CK}$ . Параллельно выходам  $I, 2, \dots, 13$  дешифратора подсоединенны одноименные входы схемы запрета  $C3$ . С её выходов, снабженных формирователями  $\Phi_8$ , сигналы снимаются на входы установки в "0" подрегистров. Установка в "0"  $s$ -го подрегистра может быть осуществлена также с помощью кнопки, коммутирующей напряжение смещения на вход  $S$ -го формирователя.

Величина времени задержки каждого элемента  $C3$  выбирается такой, что сигнал, появляющийся на  $s$ -ом выходе дешифратора, проходя через схему запрета на вход установки в "0" подрегистра, успевает перебросить его триггеры в "0" прежде, чем сигнал, разрешающий запись информации в этот подрегистр, появится на соответствующем выходе  $\Phi_9$ .

Ключи  $C_3$  и  $C_4$  регистров  $P_3$  и  $P_4$  должны быть открыты на время, пока осуществляется обработка информации в логическом поле среды и считывание результатов в регистр  $P_6$ . При записи информации в регистры  $P_3$  и  $P_4$  ключи  $C_3$  и  $C_4$  закрываются. Для этого в блоке управления предусмотрен триггер  $T_P$ . Установка его в "1" осуществляется по входу  $I_8$ , в "0"-по входам  $9, 10, 11, 12$ . Выход триггера снабжен формирователем  $\Phi_{10}$ .

Все узлы согласующего устройства могут быть выполнены на стандартных модулях либо на модулях, из которых построена среда. В Институте математики СО АН [3] разработан вариант согласующего устройства среды с ЦВМ "Днепр" на базе комплекса потенциальных логических элементов "Урал".

Уточним список команд, кодируемых в командной части машинного слова. 1) Установка подрегистра в требуемое состояние. 2) Вывод информации организации связей в среде из блока ввода информации в настроочное поле вычислительной среды. 3) Вывод информации из блока ввода информации в логическое поле среды. 4) Вывод информации из логического поля в регистр.

$D_5$ . 5) Вывод информации из подрегистра регистра  $P_5$  в запоминающее устройство ЦВМ. 6) Вывод информации разрушения связей в среде из блока ввода информации в настроочное поле.

Список команд может быть изменен или расширен в зависимости от конкретных требований к вычислительной системе.

Применимально к описанному устройству согласования определим длительность этапов алгоритма работы вычислительной системы. Если  $T$  - длительность одного такта работы ЦВМ, характеризующего вывод информации из её запоминающего устройства на выходной регистр, то  $2T \leq T_2 \leq (n_1 + n_2 + 1)T$  - длительность этапа установки настроочного поля среды в нулевое состояние;  $2T \leq T_3 \leq (2A + n_2 + 1)T$  - длительность этапа настройки среды на требуемую схему;  $T \leq T_4 \leq (n_3 + n_4 + 1)T$  - длительность этапа ввода информации в логическое поле;

$2T \leq T_5 \leq n_5 T$  - длительность этапа вывода информации из логического поля в запоминающее устройство ЦВМ. Один такт  $T$  затрачивается на считывание информации из регистра ( $\text{для } P_1, P_2, P_3, P_4$ ) и в регистр ( $\text{для } P_5$ ). Таким образом, алгоритм работы всей системы без учета этапов ввода исходной информации в запоминающее устройство ЦВМ и вывода результатов обработки можно представить в виде временной диаграммы (рис.2).

Описанное устройство согласования позволяет увеличивать объем вычислительной среды без изменения его функциональной структуры: для этого достаточно увеличить разрядность регистров и расширить разрядность дешифратора. С другой стороны, если рассматривать структурно однородное логическое устройство заданного объема как элементарную вычислительную машину, то изменение количества подсоединяемых элементарных ма-




Рис.2.

шин будет связано с изменением разрядности соответствующих блоков устройства согласования либо с введением дополнительного аналогичного устройства согласования.

В тех случаях, когда применяется управляющая вычислительная машина, имеющая набор выходных и входных регистров, а вычислительная среда содержит сравнительно небольшое число функциональных элементов, представляется возможным непосредственное объединение ЦВМ и среды. Управление регистрами осуществляется по командам, имеющимся в списке команд машины.

В опытном варианте вычислительной системы с использованием управляющей машины "Днепр", созданном в отделении вычислительной техники Института математики СО АН СССР, макет вычислительной среды имеет поле размером  $A \times B = 24 \times 36$ . Сигналы на управляющие шины настроочного поля среды поступают с выходов релейного регистра (рис.3). При этом часть разрядов




Рис.3.

регистра, играющая роль  $P_1$ , подсоединенена к шинам, соответствующим операторам  $\mathcal{U}_{V1,2}^{2A}$ ,  $\mathcal{U}_{V3}^A$ , а другая часть, играющая роль  $P_2$ , — к шинам, соответствующим оператору  $\mathcal{U}_{W1,2}^{2B}$ . Информация, предназначенная для обработки в среде, поступает с набора восьмиразрядных регистров (регистры  $P_3$  и  $P_4$ ) на выходы логического поля. Результат вычислений в среде снимается с выходов логического поля, соответствующих оператору  $Z_1^A$ , на регистр датчиков (регистр  $P_5$ ) вычислительной машины.

Все шины настроичного поля пронумерованы по порядку, причем сначала следуют номера горизонтальных шин, а затем вертикальных. Разряды выходного релейного регистра машины также пронумерованы по порядку, начиная с первого. Соединение управляющих шин с выходным релейным регистром осуществлялось путем отождествления полюсов среды и выходного регистра машины с одноименными номерами. Каждая управляющая шина имеет адрес, приписанный этому разряду релейного регистра, к которому подсоединенна данная шина. Подать или снять сигнал на управляющей шине — значит записать или стереть в этом разряде регистра "единицу". Аналогичным образом произведено соединение входов и выходов логического поля среды с машиной. Ввиду того, что аналоговые регистры имеют адреса, приписанные всему регистру, подача определенного кода на соответствующие входы вычислительной среды означает запись из заломинающего устройства в этот регистр двоичного слова. Подобным же образом осуществляется считывание обработанной информации из вычислительной среды.

В описываемой вычислительной системе алгоритм настройки и соответствующая ему программа являются универсальными и не зависят от реализуемой в среде схемы. Они позволяют производить настройку различными способами, при этом меняется только длительность алгоритма.

Следует отметить, что в последнем случае объединения среды и вычислительной машины затраты оборудования на согласующее устройство сводятся к минимуму и выражаются в затратах на усилители, преобразующие полярность напряжений на выходах аналоговых регистров машины "Днепр" в полярность, требуемую на выходах логического поля среды. В конкретной системе на эти цели затрачено всего 36 однокаскадных транзисторных усилителей, что составляет менее одного процента оборудования

макета среды.

Рассмотренные принципы могут быть использованы при объединении вычислительных машин с различными структурно однородными логическими устройствами, в том числе и с использованием многозначных элементов [4]. При этом функциональная схема согласующего устройства остается той же. Необходимо лишь вместо двоичных регистров  $P_1$  и  $P_2$  применить регистры на многоустойчивых элементах с преобразователями двоичного кода на выходе машины в  $\ell$ -значный код на их выходах.

### Л и т е р а т у р а

1. Э.В. Евреинов, Ю.Г. Косарев. Однородные универсальные вычислительные системы высокой производительности. Новосибирск, изд-во "Наука", Сибирское отделение, 1966.
2. А.И. Мишин. Об одном варианте комбинированной вычислительной системы — данный сборник, стр.45-56.