

УДК 681.142.353

К РЕАЛИЗАЦИИ МНОГОРЕГИСТРОВЫХ
 ПЕРИОДИЧЕСКИ ОПРЕДЕЛЕННЫХ ПРЕОБРАЗОВАНИЙ
 В ОДНОЙ АБСТРАКТНОЙ МОДЕЛИ ВЫЧИСЛИТЕЛЬНОЙ СРЕДЫ

В.И. Кекелия, Г.Е. Цейтлин

В настоящее время развивается направление, начатое работами В.М. Глушкова [1,2] по теории микропрограммных алгебр, связанное с формализацией проблем, возникающих при проектировании электронно-вычислительных машин (ЭВМ). Специфика этих задач приводит к изучению однородных структур (бесконечные регистры) [1] и различных преобразований на них. В частности, важным является класс многорегистровых периодически определенных преобразований^{*}, которые используются при определении абстрактной модели машины как композиции операционного и управляющего автоматов [1]. С другой стороны, интенсивно развиваются методы проектирования вычислительных устройств, связанные с применением вычислительных сред (ВС). В работах [3-5] подчеркиваются такие важные свойства ВС, как: 1) программная настройка, 2) принцип близкодействия, 3) однородность.

Перечисленные свойства ВС позволяют надеяться, что их можно успешно применить для решения задач алгоритмического этапа

* В дальнейшем, для краткости, выражение "периодически определенное" будет опускаться.

проектирования ЭВМ [2]. Настоящая статья посвящена разработке методов реализации многорегистровых преобразований в одной абстрактной модели ВС, в терминах которых, в частности, удалось описать микропрограммы основных арифметических операций.

I. В работах [6,7] подробно изучаются алгебры преобразований на бесконечном регистре и ряд свойств, связанных с их структурой. Рассмотрим одно обобщение понятия преобразования на регистре.

Пусть X^1, X^2, \dots, X^n - перечень бесконечных в обе стороны двоичных регистров. Рассмотрим последовательность целых чисел k_1, k_2, \dots, k_n (коэффициентов) и базовую функцию:

$f(\tau_0^1, \tau_1^1, \dots, \tau_{k_1}^1, \tau_0^2, \tau_1^2, \dots, \tau_{k_2}^2, \dots, \tau_0^n, \tau_1^n, \dots, \tau_{k_n}^n); z_j > 0$,
у которой пары аргументов $(\tau_0^1, \tau_{z_1}^1), (\tau_0^2, \tau_{z_2}^2), \dots, (\tau_0^n, \tau_{z_n}^n)$ не фиктивны.

Пусть, далее, $\alpha^j = \{\alpha_1^j, \alpha_0^j, \alpha_1^j, \dots\}$ - состояние регистра X^j , где $j = 1, 2, \dots, n$. Новое состояние $\beta^m = \{\beta_1^m, \beta_0^m, \beta_1^m, \dots\}$ регистра X^m является результатом преобразования $F_{k_1, k_2, \dots, k_n; f}^{z_1, z_2, \dots, z_n}$ над регистрами X^1, X^2, \dots, X^n , если

$$\beta_i^m = f(\alpha_{i+k_1}^1, \alpha_{i+k_1+1}^1, \dots, \alpha_{i+k_1+z_1}^1, \dots, \alpha_{i+k_n}^n, \alpha_{i+k_n+1}^n, \dots, \alpha_{i+k_n+z_n}^n) \quad (-\infty < i < \infty)$$

В частности, m может принадлежать множеству $\{1, 2, \dots, n\}$. К числу многорегистровых относятся следующие преобразования.

I.1. Сдвиг $\mathcal{L}_{k; f}(X^j), |\mathcal{L}_{k; f}|$, где $f(\tau_0) = \tau_0$. Коэффициент k - число разрядов, на которое осуществляется сдвиг на регистре. В зависимости от того, является ли число k положительным или отрицательным, сдвиг называется правосторонним или левосторонним, соответственно.

I.2. Инверсия переменной $\mathcal{T}_{0; f}^j(X^j), |\mathcal{T}_{0; f}^j|$, где $f(\tau_0) = \bar{\tau}_0$.

I.3. Установка регистра X^j в нулевое (единичное) состояние $O^j(1^j)$ задается базовой функцией $f=0$ (соответственно $f=1$).

I.4. Логическое сложение

$$\vee_{0,0; f}^m(X^j, X^{j_1}), |\vee^m|$$

где $f(\tau_0^j, \tau_0^{j_1}) = \tau_0^j \vee \tau_0^{j_1}$. (Здесь и далее $j \neq j_1$; m - номер регистра, в который записывается результат преобразования).

I.5. Логическое умножение

$$\&_{0,0; f}^m(X^j, X^{j_1}), |\&^m|,$$

где $f(\tau_0^j, \tau_0^{j_1}) = \tau_0^j \& \tau_0^{j_1}$.

I.6. Сложение по $\text{mod}_2 - \Sigma_{0,0; f}^m(X^j, X^{j_1}), |\Sigma^m|$, где $f(\tau_0^j, \tau_0^{j_1}) = \tau_0^j \oplus \tau_0^{j_1} \vee \tau_0^j \& \tau_0^{j_1}$.

Приведем микропрограммы операции сложения $\Sigma^{j,m}$ и умножения $\&^{j,m}$ для целых положительных чисел, записанные в терминах многорегистровых преобразований. Здесь предполагается, что операнды и результат операции расположены в соответствующих регистрах слева от элементов x_N , так что последние содержат их младшие разряды. В силу того, что число разрядов, занятых операндами, конечно, результат операции и все промежуточные вычисления также занимает конечные участки в регистрах, на которых реализуется данная микропрограмма. Таким образом, существует пара чисел N и N' таких, что элементы x_i при $i > N$ или $i < N'$ фиктивны для всякого регистра, участвующего в реализации микропрограммы.

Регулярное выражение микропрограммы сложения положительных чисел, записанное в терминах многорегистровых преобразований, имеет следующий вид:

$$\left\{ \Sigma_{0,0; f}^j(X^1, X^2) \right\} \equiv \left\{ \Sigma_{0,0; f}^j(X^1, X^2) \&_{0,0; f}^2 \mathcal{L}_{-1}^2(X^2) \right\},$$

где Θ^j (здесь $j=2$) - логическое условие, истинное, когда содержимое регистра X^j не равно нулю, и ложное - в противном случае.

Предполагается, что операторы, заключенные в итерационные скобки, выполняются одновременно. При этом результат сложения будет находиться на регистре X^1 .

Регулярное выражение микропрограммы умножения положительных целых чисел, записанное в терминах многорегистровых преобразований, имеет вид:

$$O^1 \left[\vee_{0,0; f}^3 \left\{ \vee_{0,0; f}^2 \left(\&_{0,0; f}^2 \vee_{0,0; f}^2 \right) \mathcal{L}_{-1}^2 \mathcal{L}_{-1}^2 \right\} O^2 O^3 \right],$$

где β_z^j - логическое условие, истинное, когда содержимое z -го разряда (здесь старшего) регистра $X^j/j=3/$ равно единице, и ложное - в противном случае, e - тождественное преобразование.

Аналогично с помощью сдвигов и инверсии можно представить операции деления и вычитания целых положительных чисел.

2. Для удобства реализации многорегистровых преобразований рассмотрим следующую абстрактную модель ВС, состоящую из двух двумерных параллельных плат, площадь каждой из которых не ограничена $|\infty \times \infty|$. Нижнюю плату A^0 назовем информационной, а верхнюю A^1 - вспомогательной. Для ориентации в ВС введем координатные оси: U и u . Элемент ВС, находящийся на пересечении координатных осей (начало координат), имеет координаты $0,0$. Указанные платы $A^z, z \in \{0,1\}$, состоят из элементов $a_{z,u}$, каждый из которых жестко соединен с пятью соседними элементами (рис. 1).

Предполагается, что элемент данной модели ВС извне может быть настроен на выполнение логических функций конъюнкции ($\&$), дизъюнкции (\vee), инверсии (\neg), а также соединительного элемента "крест без точки" (элемент Д) [8]. Это позволяет осуществить переработку, прием и передачу информации в требуемом направлении. Заметим, что выбор элемента ВС не влияет на общность дальнейших рассуждений. Необходимо лишь, чтобы базис элемента данной модели ВС был функционально и соединительно полным.

В дальнейшем при структурной интерпретации многорегистрового преобразования каждая плата рассматривается как решетка, в узлах которой расположены элементы данной модели, а направление передачи информации между элементами ВС указывается стрелками. При этом предполагается, что выполнена необходимая настройка элементов ВС.

Заметим, что необходимая информация для решаемых задач, а также программы работы системы в целом хранятся в запоминающем устройстве (ЗУ) ЭВМ, связанной с данной ВС (предполагается, что




Рис. 1.

ЭВМ обладает достаточным объемом памяти).

3. Перейдем к реализации многорегистровых преобразований в описанной абстрактной модели ВС.

Пусть базовая функция преобразования $F_{k_1, k_2, \dots, k_n} f^{k_1, k_2, \dots, k_n}$ задана в дизъюнктивной нормальной форме (д.н.ф.):

$$f(\tau_0^1, \tau_1^1, \dots, \tau_{k_1}^1, \dots, \tau_0^2, \tau_1^2, \dots, \tau_{k_2}^2, \dots, \tau_0^n, \tau_1^n, \dots, \tau_{k_n}^n) = \alpha_k \vee \dots \vee \alpha_s, \quad (1)$$

где α_k - элементарное произведение ($k = 1, \dots, s$).

По обе стороны от оси u вычислительную среду условно разобьем на равные слои S_z , каждый из которых состоит из двух

полосе $B_i^z, z \in \{0, 1\} (-\infty < z < \infty)$, причем левая грань полосы B_i^z проходит по оси $u (v=0)$. Ширина каждой такой полосы задается формулой:

$$b = n + s + 1.$$

Известно, что каждое преобразование $F_{k_1, k_2, \dots, k_n; f^{z_1, z_2, \dots, z_n}}(F)$ может быть представлено в следующем виде:

$$F_{k_1, k_2, \dots, k_n; f^{z_1, z_2, \dots, z_n}} = L_{k_1}^{z_1} X L_{k_2}^{z_2} X \dots X L_{k_n}^{z_n} X F_{0, 0, \dots, 0; f^{z_1, z_2, \dots, z_n}}$$

где X - композиция, $L_{k_j}^{z_j}$ - оператор сдвига на регистре $X^j (j=1, \dots, n)$.

Реализация оператора сдвига $L_{k_j}^{z_j}$ сводится к реализации оператора $L_{k_j}^{z_j}$ при $k_j > 0$ или оператора $L_{k_j}^{z_j}$, если $k_j < 0$. Для реализации операторов $L_{k_j}^{z_j}, L_{k_j}^{z_j}$ в ВС реализуются два регистра X^j и X_j^j . При этом в ЭВМ, далее называемой устройством управления УУ, вырабатываются следующие управляющие сигналы: $y_n(y_n)$ и y^{j-1} . Процедуру осуществления сдвига можно описать следующим образом: синхронно с управляющим сигналом $y_n(y_n)$ содержимое регистра X^j пересылается на регистр X_j^j со сдвигом на один разряд вправо (влево), а синхронно с сигналом y^{j-1} содержимое регистра X_j^j пересылается на регистр X^j . При повторении описанной процедуры k раз регистр X^j будет переведен в новое состояние, соответствующее результату преобразования $L_{k_j}^{z_j}$.

В дальнейшем регистр $X^j (j=1, \dots, n)$ располагается на плате A^0 по прямой, уравнение которой имеет вид $u^j = const$. Причем, полосе B_i^0 ставится в соответствие элемент x_i регистра X^j . Известно, что каждый элемент регистра - триггер может быть построен соединением двух или любого другого четного числа инверторов (схемы НЕ) с обратной связью. При этом реализацию элемента x_i регистра X^j в данной модели ВС можно описать следующим образом: элементы ВС $a_{v_j}^0, u^j$

$$a_{v_j}^0, u^j \text{ и } a_{v_j+s}^0, u^j \quad (s=1, \dots, v-v_j-1)$$

настраиваются соответственно на выполнение логической функции отрицания и соединительного элемента Д, где $v_j^j = v \cdot i + j - 1$ и $v = v_j^j + s$ - номер элемента ВС по оси v , а u^j - номер элемента ВС по оси u . Условимся снимать выходной сигнал элемента x_i регистра X^j , соответствующего i -й полосе, с выходных полюсов элемента $a_{v_j}^0, u^j$ ВС. Заметим, что регистр X_j^j реализуется аналогично X^j .

Расположение регистров в ВС при реализации преобразования F следующее: пусть по прямой $u^{j-1} = const$ и $u^{j+1} = const$ соответственно реализованы регистры X^{j-1} и X^{j+1} . Тогда по прямой $u_j^j = u^{j-1} + const$ реализуется регистр X_j^j , а по прямой $u^j = u^{j+1} - d = const - X_j^j$, где d - расстояние между регистрами X_j^j и X^{j+1} , необходимое для настройки элементов ВС на реализацию оператора сдвига ($L_{k_j}^{z_j}$ или $L_{k_j}^{z_j}$). В случае $k_j = 0$ реализация регистра X_j^j не требуется и, следовательно, $u_j^j = u^j$. Заметим, что если результат преобразования F определен на регистре X^j и при этом коэффициент $k_j = 0$, то для выполнения условия устойчивости функционирования проектируемого автомата [9] необходимо по прямой $u_j^j = u^{j+1} + d_j = const$ реализовать регистр X_j^j . Элементы ВС, расположенные между этими регистрами (X^j и X_j^j), настраиваются на реализацию оператора пересылки содержимого регистра X_j^j на регистр X^j синхронно с управляющим сигналом y^{j-1} (d_j - расстояние между регистрами X^j и X_j^j , необходимое для настройки элементов ВС на реализацию оператора пересылки между этими регистрами).

Построим схему, реализующую преобразование $F_{a_{0,0}, f^{z_1, z_2, \dots, z_n}}$. Основной принцип построения состоит в следующем (подразумевается, что описанная ниже идея была применена для настройки элементов ВС, расположенных в $i+1$ -м слое): ниже прямой $u^i = const$ выделяется параллелепипед, грани которого являются прямоугольниками R_2^i и R_2^i с вершинами a_1, a_2, a_3, a_4 и a_1', a_2', a_3', a_4' (см. рис. 2). Ширина каждого прямоугольника равна s - числу элементарных произведений в д.н.ф. базовой функции, а длина - $R = n(z_{max} + 1)$, где R - число ар-

гументов данной функции; $z_{max} = \max(z_1, \dots, z_n)$

Далее, в прямоугольнике R_i^1 осуществляется трассировка каналов, обеспечивающих поступление сигналов, соответствующих значениям аргументов функции $f^1(\tau_0^1, \tau_1^1, \dots, \tau_{z_1}^1, \dots, \tau_0^2, \tau_1^2, \dots, \tau_{z_n}^2)$. Для этого необходимо отождествлять выходные и входные полюсы следующих элементов ВС:

а) На плате A^1 прокладывается путь π_0^j ($j=1, \dots, n$) между элементами a_{v, u_j}^0 и $a_{v a_2, u a_2 + j}^1$ (где $u a_2 = u a_2' = u a_2' + s - 1$, $u a_2 = u a_2' = u a_2' + 3$).

$$\pi_0^j = a_{v, u_j}^0, a_{v, u_j + \epsilon_1}^1, a_{v - \epsilon_2, u_j}^1,$$

где

$$\epsilon_1 = 0, \dots, u a_2 - u a_2' + j - 1,$$

$$\epsilon_2 = 1, \dots, v - v a_2.$$

На плате A^0 и A^1 (см. рис. 2) элементы ВС, соответствующие началу и концу пути π_0^j , соответственно обозначены через $\epsilon_1, \epsilon_2, \epsilon_3$ и $a_{v, u_j}^0, a_{v, u_j}^1, a_{v - \epsilon_2, u_j}^1$, а трассируемые каналы указаны контурными линиями.

б) Входные полюсы элементов ВС, расположенные на грани прямоугольника R_{i+1} , отождествляются соответственно с входными полюсами элементов ВС, расположенных на грани прямоугольника R_i^1 . Требуемое отождествление полюсов осуществляется следующим образом: переменной ν присваивается последовательно значение из множества $\{1, \dots, z_{max}\}$. Если ν - нечетное число, тогда прокладывается путь π_ν^j , иначе - путь $\tilde{\pi}_\nu^j$ между элементами ВС

$$a_{v_{i+1}}^1, u a_2 + (\nu - 1)n + j - 1 \text{ и } a_{v a_2}^1, u a_2 + \nu n + j - 1$$

Заметим, что для некоторого фиксированного значения ν переменная j последовательно принимает значения из множества $\{1, \dots, n\}$

$$\pi_\nu^j = a_{v_{i+1}}^1, u a_2 + (\nu - 1)n + j - 1, a_{v_{i+1}}^1, u a_2 + (\nu - 1)n + j - 1,$$

$$a_{v_{i+1}}^0 - \epsilon_1, u a_2 + (\nu - 1)n + j - 1, a_{v_{i+1}}^0 - \nu + j + 2 - \epsilon_3, u a_2 + \nu n + j - 1,$$

$$a_{v_{i+1}}^0 - \nu + j + 2 - \epsilon_3, u a_2 + \nu n + j - 1, a_{v a_2}^1, u a_2 + \nu n + j - 1,$$

$$a_{v a_2}^1, u a_2 + \nu n + j - 1$$

$$\tilde{\pi}_\nu^j = a_{v_{i+1}}^1, u a_2 + (\nu - 1)n + j - 1, a_{v_{i+1}}^1 - \epsilon_1, u a_2 + (\nu - 1)n + j - 1,$$

$$a_{v_{i+1}}^1 - \nu + j - 2, u a_2 + (\nu - 1)n + j - 1 - \epsilon_2,$$

$$a_{v_{i+1}}^1 - \nu + j - 2 - \epsilon_3, u a_2 + \nu n + j - 1$$

где

$$\epsilon_1 = 1, \dots, \nu - j + 2,$$

$$\epsilon_2 = 1, \dots, n,$$

$$\epsilon_3 = 1, \dots, v_{i+1} - \nu + j - u a_2 - 2$$

Нетрудно заметить, что в каналах π_ν^j и $\tilde{\pi}_\nu^j$ ($j=1, \dots, n$; $\nu=0, \dots, z_{max}$) проходят сигналы, соответствующие значениям переменных базовой функции τ_ν^j .

На рис. 2 изображена структурная интерпретация многорегистрового преобразования, основные параметры которого соответственно равны: $n=3$, $z_{max}=2$, $s=3$. Для упрощения рисунка предполагается, что коэффициенты $k_1 = k_2 = k_3 = 0$. На данном рисунке в качестве примера контурными линиями указаны пути π_2^2 и $\tilde{\pi}_2^2$, начало и конец которых обозначены соответственно через ϵ_1 и ϵ_2, ϵ_3 и ϵ_4 .

Настройка элементов ВС, расположенных в прямоугольниках R_i^1 и R_i^0 , происходит по базовой функции, значения которой определяются элементом $a_{v_{i+1}}^1, u a_2 - 1$ ВС и синхронно с управляющим сигналом, например, y_1 , засылается вначале на регистр X^1 , а затем пересылается на регистр X^2 . Здесь предполагается, что преобразование f^1 определено на регистре X^1 , $j \in 1, \dots, n$. В случае если $j \notin 1, \dots, n$, то по прямой $u^m = u^m - 1 = const$ реализуется регистр X^m (расположение элемента памяти x_2 регистра X^m совпадает с элементом x_2 регистра X^1), в котором синхронно с управляющим сигналом y_1 засылается значение базовой функции. При этом необходимо предварительно регистр X^m установить в нулевое состояние.

На рис. 2 показано, что значение базовой функции засылает-




Рис. 2. Реализация преобразования

$F: 0, 0, \dots, 0, f^2, z_2, \dots, z_n$ в среде

ся в регистр X_1^1 после установки его в нулевое состояние сигналом u_0 , затем синхронно с сигналом u_2 пересылается в регистр X^1 . Каналы, по которым проходят управляющие сигналы, u_0, u_1 и u_2 , имеют координаты: $u_0 = u_1^1 - 1$, $u_1 = u_1^1 + 1$ и $u_2 = u_1^1 - 1$.

Таким образом, схема, реализующая преобразование F , построена.

Описанный метод реализации отражает основное свойство многорегистровых преобразований — их периодичность. Кроме того, введение вспомогательной платы упрощает общую конструкцию и уменьшает число обращений к УУ, обеспечивая связь между различными участками платы A^0 . Подтверждением сказанному служат приведенные ниже схемы микропрограмм основных операций машины, реализованные в данной модели ВС.

4. Перейдем к реализации микропрограмм основных арифметических операций с фиксированной запятой, записанных в терминах многорегистровых преобразований. Вначале построим схему сложения по ранее описанной микропрограмме (см. рис. 1). В рассматриваемой микропрограмме содержатся следующие три преобразования: Z^1, Z^2, Z_1^2 , для реализации которых, как и ранее, ВС разбивается на равные слои S_2 шириной $b = 3$. Далее выделяем слой S' шириной, равной двум. Пересечением слоев $S_2 / -\infty < i < \infty$ со слоем S' образуются параллелепипеды, гранями которых являются прямоугольники R_2^1 и R_2^2 , соответственно.

Пусть $u_0, u_1, u_2, u_3, u_4, u_5, u_6, u_7$ — координаты вершин прямоугольника. На плате A^0 в столбце с координатой $u_1^1 = u_2 - b, u_1^1 \leq u_1^1 \leq d$ реализуется регистр X_1^1 / X^1 , а в столбце с координатой $u_7^2 = u_0 + 4, u_7^2 \leq u_7^2 \leq d$ — регистр X_7^2 / X^2 . Выходной сигнал, который соответствует единичному состоянию триггера $x_i / N \geq i \leq N$ регистра $X^j / j = 1, 2$, снимается с выходных полюсов элемента ВС, с координатами u^j, u_i , где $u_i = b \cdot i = u_0$. Затем в прямоугольник R_2^1 через плату A^1 трассируется канал минимальной длины, по которому проходит сигнал, соответствующий значению переменной z_0^1 / z_0^2 базовой функции, то есть отождествляется выходные и входные полюсы элементов ВС с координатами соответственно $u^1, u_i, u^2, u_i, u_2, u_0, u_3, u_0$.

В прямоугольнике R_2^1 элементы ВС с координатами $v_{c_1}, u_{c_1}; v_{c_1}, u_{c_1+1}; v_{c_1}, u_{c_2}; v_{c_1}, u_{c_2+1}; v_{c_2}, u_{c_2}; v_{c_2}, u_{c_2+1}; v_{c_2}, u_{c_3}; v_{c_2}, u_{c_3+1}$ настраиваются на реализацию логических функций $v, 7, 7/7, 7, v/$. Каждый элемент ВС, расположенный в прямоугольнике R_2^1 , настраивается на прием информации с платы A^1 .

Для реализации базовых функций преобразований \mathcal{E}^1 и \mathcal{E}^2 прямоугольник R_2^1 разбивается на два - верхний и нижний. В первом прямоугольнике, ширина которого равна двум, строится базовая функция преобразования \mathcal{E}^1 , а во втором - базовая функция преобразования \mathcal{E}^2 , значения которых синхронно с управляющими сигналами y^1 и y^2 записываются соответственно на регистры X_1^1 и X_2^2 . Элементы ВС, расположенные между регистрами X_1^1 и X_2^2 , настраиваются на реализацию оператора пересылки (содержимое регистра X_2^2 пересылается на регистр X_1^1), а элементы ВС между регистрами X_1^1 и X_2^2 - на реализацию оператора сдвига \mathcal{L}_2^2 .

На каждом такте реализации преобразований \mathcal{E}^1 и \mathcal{E}^2 в УУ выдается сигнал (логическое условие ω^2), нулевое значение которого означает, что регистр X^2 находится в нулевом состоянии (конец микропрограммы сложения). Канал, по которому проходит сигнал, задающий состояние регистра X^2 , трассируется в строке v^2-1 на плате A^1 . Схема, реализующая сложение по его микропрограмме (см. п.1), построена.

Предположим теперь, что числа c_1 и c_2 , участвующие в операции, представлены с фиксированной запятой и хранятся в ЗУ машины в прямом коде.

Пусть состояния α_i, α_{i-1} элементов x_i, x_{i-1} регистров X^1 и X^2 соответствуют значению знаковых разрядов чисел c_1 и c_2 , а состояния $\alpha_{i+1}, \alpha_{i+2}, \dots, \alpha_{i+N}$ элементов $x_{i+1}, x_{i+2}, \dots, x_{i+N}$ - значению мантиссы, где N - константа, указывающая ее разрядность.

Для реализации той или иной микропрограммы арифметических операций необходимо предварительно осуществить ряд преобразований и соответствующую настройку элементов ВС. Например, перед непосредственным сложением отрицательные коды данных чисел преобразуются в модифицированный дополнительный код. Пусть в столбце $v^3 = v^4-d, v^4 = v^4+d$ реализован регистр $X^3/X^4/$ для промежуточного хранения слагаемого $c_1/c_2/$. Элементы ВС между

регистрами X^1 и X^3/X^2 и $X^4/$ настраиваются на реализацию оператора пересылки, причем содержимое регистра $X^1/X^2/$ пересылается на $X^3/X^4/$, и наоборот.

Регулярное выражение микропрограммы преобразования \mathcal{P} отрицательного кода чисел c_1 и c_2 имеет вид:

$$\mathcal{P}(c_1): \omega^2 \left[X^{3+1} \right] \omega^1 \left[\mathcal{E}^1 \quad c_1^{1,2} \right] \omega^1, \\ \omega^3 \quad 1^2 \quad [1^2]_{i+N} \quad 0^3 \quad X^{1+3} \quad ve$$

$$\mathcal{P}(c_2): \omega^1 \left[X^{4+2} \right] \omega^2 \left[\mathcal{E}^1 \quad c_2^{1,2} \right] \omega^2, \\ \omega^4 \quad 1^1 \quad [1^2]_{i+N} \quad 0^4 \quad X^{1+2} \quad X^{2+4} \quad ve$$

Процедура обмена информацией между регистрами X^1 и X^2 описывается следующим регулярным выражением:

$$X^2 \rightarrow X^1, |X^{2+1}|: \omega^1 \mathcal{E}^1 \omega^2, \\ X^1 \rightarrow X^2, |X^{1+2}|: \omega^2 1^2 \mathcal{E}^2 \omega^1.$$

Регулярное выражение микропрограммы сложения (вычитания) двух алгебраических чисел имеет вид:

$$\mathcal{P}(c_1) \mathcal{P}(c_2) X^{3+1} X^{4+2} \omega^{1,2}, \\ \mathcal{P}(c_1) \mathcal{P}(c_2) X^{3+1} X^{4+2} \omega^{1,2}.$$

При этом подразумевается, что слагаемое $c_1/c_2/$ на первом такте реализации микропрограммы было присвоено регистру $X^3/X^4/$. Регулярное выражение преобразования \mathcal{P}' вычитаемого c_2 при реализации микропрограммы вычитания имеет вид:

$$\omega^1 \left[X^{4+2} \right] \omega^2 \left[v X^{4+2} \right] 1^2 \left[\mathcal{P}(c_2) X^{1+2} X^{2+4} \right] \omega^1,$$

где ω^j - логическое условие, истинное, когда знаковые разряды регистра X^j установлены в единичное состояние, и ложное - в противном случае.

Отметим, что преобразования в рассматриваемых регулярных выражениях, записанные в одном столбце, выполняются параллельно.

При реализации описанных микропрограмм в УУ вырабатываются следующие управляющие сигналы: $y_{10C}^1, y_{11}^1, y_{1, i+N}^1, y_{10}^1$. Каналы, по которым проходят данные управляющие сигналы, трассируются в столбцах, координаты которых соответственно равны: v^1+2, v^1-2, v^1-3 (на плате A^1), v^1+2 (на плате A^0). При этом предполагается, что единичное значение сигнала y_{10}^1/y_{10C}^1 устанавливает в нулевое состояние знаковый разряд

$$\left(\begin{array}{c} 0^1 X^{1+2} \sum^1 \\ 0^2 X^{3+1} \sum^2 X^{1+3} \end{array} \right)] 0^1 0^2 0^4 0^5,$$

где ψ^j - логическое условие, истинное, когда знаковые разряды регистра X^j установлены в единичное состояние, и ложное - в противном случае. Для определения значения сигнала ψ^1 реализуется функция $f(\alpha_{i-1}, \alpha_i) = \alpha_{i-1} \cdot \alpha_i$ на плате A^1 .

Схему, реализующую микропрограмму деления, можно построить по описанному регулярному выражению. Заметим, что результат деления снимается с регистра X^3 .

В заключение заметим, что за счет введения вспомогательной платы (A^1) число обращений к ЭВМ, обслуживающей вычислительную среду, достаточно мало при выполнении одной микропрограммы. Это позволяет надеяться, что можно будет повысить быстродействие проектируемой системы, счисляемой в терминах многорегистровых преобразований.

Л и т е р а т у р а

1. ГЛУШКОВ В.М. Теория автоматов и вопросы проектирования структур цифровых машин, - "Кибернетика", Киев, 1965, № 1.
2. ГЛУШКОВ В.М. Теория автоматов и формальные преобразования микропрограмм, - "Кибернетика", Киев, 1965, № 5.
3. ЕВРЕЙНОВ Э.В. Теоретические основы построения универсальных вычислительных сред, - "Вычислительные системы", Новосибирск, "Наука" СО, 1965, вып. 16.
4. ЕВРЕЙНОВ Э.В., КОСАРЕВ Ю.Г. Однородные универсальные вычислительные системы высокой производительности. Новосибирск, "Наука", 1966.
5. ПРАНГИШВИЛИ И.В., АБРАМОВА Н.В. и др. Микроэлектроника и однородные структуры для построения логических и вычислительных устройств. М., "Наука", 1967.
6. БОНДАРЧУК В.Г., ЦЕЙТЛИН Г.Е. Об алгебрах периодически-определенных преобразований бесконечного регистра. - "Кибернетика", Киев, 1969, № 1.
7. ЦЕЙТЛИН Г.Е. Вопросы функциональной полноты для одной модификации алгебры логики, - "Кибернетика", Киев, 1969, № 4.
8. МИШИН А.И. Об одном варианте комбинированной вычислительной системы, - "Вычислительные системы", Новосибирск, "Наука" СО, 1967, вып. 26.
9. ГЛУШКОВ В.М. Синтез цифровых автоматов, физматгиз, М., 1962.

Поступила в редакцию
3.УМ.1971 г.