

АВТОМАТИЗАЦИЯ ПРОЕКТИРОВАНИЯ В МИКРОЭЛЕКТРОНИКЕ.
ТЕОРИЯ, МЕТОДЫ, АЛГОРИТМЫ
(Вычислительные системы)

1978 год

Выпуск 77

УДК 681.3.06


ПРОГРАММА БЛОЧНОГО МОДЕЛИРОВАНИЯ ПЕРЕХОДНЫХ
ПРОЦЕССОВ В МДП ИС С ПОМОЩЬЮ ЭВМ ТИПА ЕС

Н.И.Назаров

В настоящее время серийно выпускаемые интегральные схемы (ИС) содержат сотни и тысячи элементов. Схемотехническое проектирование ИС включает формирование и численное решение систем нелинейных дифференциальных уравнений, описывающих переходные процессы. Обычно принципиальная схема ИС может быть разбита на достаточно мелкие фрагменты, исследование которых выполняется без особых трудов; тем не менее постоянно ощущается необходимость анализа все более сложных схем. Однако непосредственное решение систем, содержащих сотни уравнений, становится невозможным или неэффективным, поэтому для их решения необходима разработка специальных методов и программ.

В работе описана программа блочного моделирования переходных процессов в МДП ИС, содержащих до 250 транзисторов; программа написана на языке "Фортран" и предназначена для ЭВМ типа ЕС.

М е т о д. Суть метода блочного моделирования состоит в следующем [1]. Предположим, что принципиальная схема исследуемой ИС разбита на отдельные фрагменты - блоки и представлена в виде функциональной сети (см.рисунок); входы и выходы разных блоков соединены согласно принципиальной схеме, некоторые входы являются входами сети. В сети возможны обратные связи. Расчет переходного процесса заключается в интегрировании уравнений в заданном промежутке времени; разделим этот промежуток на интервалы, достаточно большие по сравнению с минимальным используемым шагом интегрирования. Моделирование переходного процесса в сети основано на поочередном интегрировании уравнений блоков; предположим, что характеристика переходного процесса в любом из блоков не зависит от



состояний блоков, соединенных с выходами исследуемого. Известно, что в этом случае переходный процесс в сети без обратных связей может быть рассчитан путем поочередного решения уравнений блоков в порядке, определяемом последовательностью их переключения под воздействием входных сигналов; интервал интегрирования может быть выбран произвольно большим; формы выходных напряжений моделируемых блоков запоминаются и используются в дальнейшем в качестве входных для других блоков. Если же в сети есть обратные связи, то они размыкаются по выходам каких-либо блоков, а вместо отключенных выходных напряжений вводятся вспомогательные источники зависящего от времени напряжения; полученная сеть без обратных связей моделируется на интервале. Однако однократное моделирование на интервале может оказаться недостаточным; повторное моделирование должно выполняться до установления неизменности форм выходных напряжений в местах размыкания обратных связей, причем при каждом повторном моделировании в качестве напряжений вспомогательных источников используются полученные на предыдущем шаге выходные напряжения в местах размыкания обратных связей.

Высокая эффективность методики блочного моделирования достигается при использовании неявных методов интегрирования уравнений блоков и объясняется тем, что выбор шага определяется только характеристиками переходного процесса в данном блоке; если блок на интервале не переключается, то достаточно всего лишь нескольких шагов интегрирования. На эффективность методики оказывает влияние также величина интервала интегрирования; если он уменьшается, то увеличивается число шагов из-за уменьшения средней величины шага;

если он увеличивается, то может появиться необходимость в дополнительном повторном моделировании; оптимальным, по-видимому, является интервал, в 50-100 раз превышающий минимальный используемый шаг интегрирования.

Класс схем и ограничения. С помощью разработанной программы можно исследовать переходные процессы в схемах, содержащих МДП-транзисторы р-типа и п-типа, постоянные емкости, зависящие от напряжения емкости р-п-переходов, сопротивления, источники постоянного напряжения и источники зависимого от времени напряжения.

При исследовании схем должны учитываться определенные количественные и структурные ограничения.

В программе предусмотрены следующие количественные ограничения: число транзисторов до 250, число внутренних узлов до 125, число блоков до 25, число типов блоков (блоков с различной схемой соединения транзисторов) до 12, число транзисторов в блоке до 20, число внутренних узлов в блоке до 15, число выходов блока до 2, суммарное число входов сети и выходов блоков до 40, суммарное число входов блоков и входов сети до 90, число дополнительных емкостных ветвей до 50, число сопротивлений до 25.

Структурные ограничения обусловлены способом моделирования, способом построения и видом математической модели схемы. Все входы блоков должны быть соединены только с затворами транзисторов. Емкостные и резистивные ветви могут быть присоединены к любому внутреннему узлу блока, к которому должен быть присоединен также хотя бы один полюс транзистора.

Входной язык программы ориентирован на комплементарные МДП ИС.

Исходные данные. Вводимые с перфокарт данные могут быть разбиты на четыре основные группы:

а) описание геометрических и электрофизических параметров транзисторов и полупроводниковой структуры - пороговые напряжения, длина и ширина каналов, подвижности носителей, размеры диффузионных областей, концентрации примесей, перекрытие затвора и диффузионной области;

б) описание принципиальной схемы - массивы типов блоков, соединения блоков, соединения транзисторов в блоках, параметры дополнительных емкостных ветвей;

в) описание режима работы схемы - величины напряжений источников, формы входных напряжений, вектор начальных условий;

г) задание видов анализа, характера выходной информации, интервала интегрирования, суммарного интервала, погрешности ограничения, погрешности аппроксимации выходных напряжений блоков, указание мест размыкания обратных связей.

Для уменьшения затрат машинного времени при повторном моделировании указывается, где находится блок: перед цепями обратной связи, после них или охвачен ими. Например, в сети (см. рисунок на стр. 106) сначала моделируются один раз блоки 1-4, затем моделируются блоки 5-7 до сходимости процесса, после него моделируется один раз блок 8.

Модель транзистора и схемы. Модель МДП-транзистора имеет такой же вид, как и в варианте программы блочного моделирования с помощью ЭВМ "Минск-32" [1]. Математическая модель схемы отличается от приведенной в [1] дополнительными членами, обусловленными возможным присутствием сопротивлений в блоках.

Виды анализа. С помощью программы можно выполнить следующие виды анализа сети:

а) расчет, если необходимо, начального состояния сети, т.е. напряжений внутренних узлов в начальный момент времени;

б) расчет переходного процесса под воздействием заданных сигналов на входах; емкости внутренних узлов определяются на каждом шаге или только один раз после расчета начальных условий;

в) повторный расчет переходного процесса после модификации ширин каналов транзисторов без дополнительного расчета начального состояния.

Организация вычислительного процесса. Рассмотрим организацию вычислений при выполнении предусмотренных видов анализа.

Расчет начального состояния выполняется как расчет переходного процесса при постоянных напряжениях на внешних узлах. Критерием окончания расчета является постоянство напряжений внутренних узлов сети на интервале интегрирования.

Расчет переходного процесса выполняется путем однократного или повторного моделирования блоков на интервале. Критерием окончания моделирования на интервале является достижение равенства

напряжений в местах размыкания обратных связей при двух последовательных расчетах в момент времени, соответствующий концу интервала интегрирования. В процессе моделирования запоминается информация, необходимая для продолжения решения уравнений блоков на очередном интервале.

Выводная информация. Результаты моделирования выводятся на печать в объеме, определяемом исходными данными. Предусмотрены следующие возможности:

- а) вывод информации о формах выходных напряжений блоков после окончания моделирования на интервале;
- б) то же, но при каждом повторном моделировании блоков;
- в) дополнительный вывод значений времени и напряжений внутренних узлов (а при необходимости – и токов транзисторов), указанных в исходных данных блоков в процессе интегрирования их уравнений.

Характеристики программы. При работе программы используется только оперативная память. Объем занимаемой памяти составляет примерно 115 Кбайт.

Данные о затратах машинного времени можно привести для такого примера. При проектировании ЗУ на основе К/МДП транзисторов исследовался переходный процесс в сети (см. рисунок на стр. 106); блоки содержат от 2 до 16 транзисторов при их суммарном количестве 78. Исследовался переходный процесс при записи информации в триггерную ячейку и чтении; процесс исследовался в течение 500 нсек при интервале интегрирования в 125 нсек; начальное состояние было известным и не рассчитывалось. Двукратное моделирование потребовалось на двух интервалах из четырех. Расчет выполнен на ЭВМ типа ЕС – 1022, затраты машинного времени составляют около 5 минут.

Опыт использования программы блочного моделирования МДП ИС показывает, что программа является достаточно удобным и эффективным инструментом при проектировании интегральных схем.

Л и т е р а т у р а

I. НАЗАРОВ Н.И. Некоторые вопросы схемотехнического проектирования МДП ИС умеренной и средней сложности. – В кн.: Вопросы обработки информации при проектировании систем (Вычислительные системы, вып. 69) Новосибирск, 1977, с. 70–83.

Поступила в ред.–изд.отд.
23 мая 1978 года